¤± ¿µ»óó¸® ¾Ë°í¸®Áò °³¹ß ¿¬±¸¿ø(¼®/¹Ú»ç±Þ) ¸ðÁý ¤±


* ÀÚ°Ý¿ä°Ç

1) Àü±â, ÀüÀÚ, ÄÄÇ»ÅͰøÇÐ µî °ü·ÃÇаú Àü°øÇÏ°í ¿µ»óó¸® ¾Ë°í¸®Áò °³¹ß °æ·Â 2³â ÀÌ»ó ÀÖÀ¸½Å ºÐ 

   (¼®»ç ´Â °æ·Â 2³â ÀÌ»ó, ¹Ú»ç´Â ½ÅÀÔ Áö¿ø°¡´É)

2) ISP, ºñÀü, ¾ÐÃà ¾Ë°í¸®Áò ¹× RTL (RTL, Verilog, FPGA) ¼³°è °¡´ÉÇϽŠºÐ

3) C, Matlab, Modeling, RTL °³¹ß °¡´ÉÇϽŠºÐ

4) È­ÁúÀü¹®°¡, AI ±â¹Ý È­Áú Çâ»ó Àü¹®°¡ ¿ì´ë

5) ¾Ë°í¸®Áò ÃÖÀûÈ­ ¹× ±¸Çö(¼³°è) °¡´ÉÇϽŠºÐ

 

* ºÎ¿©¾÷¹«

1) ISP, ºñÀü, ¾ÐÃà ¾Ë°í¸®Áò ¹× RTL (RTL, Verilog, FPGA) ¼³°è

2) C, Matlab, Modeling, RTL °³¹ß

3) È­Áú, AI ±â¹Ý È­Áú Çâ»ó


*. ±Ù¹«Áö

- ¼­¿ï½Ã ¼­Ãʱ¸ (Àüö¿ª ±Ùó)

*. Á¦Ãâ¼­·ù

1) ±¹¹®À̷¼­(°æ·Â±â¼ú¼­/ÀÚ±â¼Ò°³¼­ Æ÷ÇÔ)¸¦ ÀÚÀ¯¾ç½ÄÀ¸·Î ÀÛ¼ºÇÏ¿© À̸ÞÀÏ ¼ÛºÎ

(À̷¼­¿¡ ¿¬¶ôó, ÇöÀ翬ºÀ, Èñ¸Á¿¬ºÀ ±âÀç) –

(À̸ÞÀÏ : ******@*******.***)

2) À̸ÞÀÏ Àü¼Û½Ã "¿µ»óó¸® ¾Ë°í¸®Áò_¼º¸íooo" À¸·Î ±âÀç ¹Ù¶ø´Ï´Ù.

 

*. ÀüÇü¹æ¹ý

- ¼­·ùÀüÇü ¢º ¸éÁ¢ÀüÇü ¢º ¿¬ºÀÇù»ó

 

*. Á¦Ãâ¹æ¹ý ¹× Á¦Ãâ±â°£

1) Á¦Ãâ¹æ¹ý : Áö¿ø¼­·ù À̸ÞÀÏ Á¢¼ö(À̸ÞÀÏ : ******@*******.***)

2) Á¦Ãâ±â°£ : ä¿ë ½Ã ±îÁö

 

*. ó¿ì

1) ¿¬ºÀ : ¸éÁ¢ÇÕ°Ý ½Ã °æ·Â»çÇ× °¨¾ÈÇÏ¿© ÃÖÀû ¼öÁØ °áÁ¤

2) º¹¸®ÈÄ»ý : Á¦¹Ý º¹¸®ÈÄ»ýÀº ¾÷°è »óÀ§¼öÁØ Àû¿ë

 

*. ¹®ÀÇ»çÇ×

1) ´ã´çÀÚ : HR¸ÇÆÄ¿ö±×·ì ÄÁ¼³ÅÏÆ® ±èÇö¿ì ÀÌ»ç

   (ÀüÈ­ : 02-2183-2289, À̸ÞÀÏ : ******@*******.***)

2) ±Ã±ÝÇÑ »çÇ× ÀÖÀ¸½Ã¸é ÀüÈ­ ¶Ç´Â À̸ÞÀÏ ¿¬¶ô Áֽñ⠹ٶø´Ï´Ù.