¶ó¿ÂÇÇÇÃ(ÁÖ)
2022³â ÇϹݱ⠰¢ ºÎ¹®º° °ø°³ ä¿ë
¸ðÁýºÎ¹® ¹× ÀÚ°Ý¿ä°Ç
¸ðÁýºÎ¹® | ´ã´ç¾÷¹« | ÀÚ°Ý¿ä°Ç ¹× ¿ì´ë»çÇ× | Àοø |
---|---|---|---|
AI ºñÀü µö·¯´× °³¹ß (½ÅÀÔ/°æ·Â) |
- ¿µ»óÀÎ½Ä ¹× ºÐ¼®À» À§ÇÑ AI Model °³¹ß - ¿µ»óó¸® Algorithm °³¹ß |
ÀÚ°Ý¿ä°Ç - Çз : ÇлçÀÌ»ó - °æ·Â : ½ÅÀÔ / °æ·ÂÀÇ °æ¿ì °ü·Ã ¾÷¹« °æ·Â 5³â ÀÌ»ó - °æÇè 1) µö·¯´× ÇÁ·¹ÀÓ¿öÅ© °³¹ß °¡´ÉÀÚ (e.g PyTorch, TensorFlow µî) 2) C/C++, Python °³¹ß ¾ð¾î »ç¿ë °¡´ÉÀÚ 3) ¿µ»óó¸® ¾Ë°í¸®Áò °³¹ß °¡´ÉÀÚ ¿ì´ë»çÇ× - µö·¯´×/¸Ó½Å·¯´×/ÄÄÇ»ÅÍ ºñÀü °ü·Ã ±¹Á¦ ÇÐȸ ³í¹® º¸À¯ÀÚ - ¾÷¹« °ü·Ã Àü°ø ¼®»ç ÀÌ»ó º¸À¯ÀÚ - ¸Ó½Å·¯´×/µö·¯´× Áö½Ä º¸À¯ ¹× °ü·Ã ÇÁ·ÎÁ§Æ® ¼öÇà °æÇèÀÚ - ¸®´ª½º/ÀÓº£µðµå ÇÁ·Î±×·¡¹Ö ¼÷·ÃÀÚ |
00¸í |
ºñÀü ¿µ»óó¸® °³¹ß (½ÅÀÔ/°æ·Â) |
- ´Ù¾çÇÑ ¿î¿ëȯ°æ¿¡ µû¶ó È®À强À» °í·ÁÇÑ °Ë»ç ½Ã½ºÅÛ °³¹ß - ¸Ó½Å ºñÀü °Ë»ç ¼Ö·ç¼Ç °³¹ß ¹× ¼Â¾÷ - Image processingÀ» ÅëÇÑ °Ë»ç ¾Ë°í¸®Áò °³¹ß |
ÀÚ°Ý¿ä°Ç - Çз : ¹«°ü - °æ·Â : ½ÅÀÔ / °æ·ÂÀÇ °æ¿ì °ü·Ã ¾÷¹« °æ·Â 5³â ÀÌ»ó - °æÇè 1) C, C++, C#, WPF °³¹ß ¾ð¾î »ç¿ë °¡´ÉÀÚ 2) À̹ÌÁö µ¥ÀÌÅÍ px; padding: 10px;"> ÀÚ°Ý¿ä°Ç - Çз : ¹«°ü - °æ·Â : ½ÅÀÔ / °æ·ÂÀÇ °æ¿ì °ü·Ã ¾÷¹« °æ·Â 7³â ÀÌ»ó - °æÇè 1) C++, C#, python ¾ð¾î È°¿ë ´É·Â 2) Javascript, Typescript ¾ð¾î È°¿ë ´É·Â 3) Apache kafka ¸¦ ÅëÇÑ ½Ã½ºÅÛ ±¸Ãà 4) Docker / Kubernetes ±â¹Ý MSA ±¸Çö ¹× ¼³°è 5) MongoDB, MariaDB µî ¿©·¯ DB¸¦ È°¿ëÇÑ ¼³°è ¹× ±¸Ãà 6) Flask, React È°¿ë ´É·Â 7) ASP.NET Core (Rest API) »ç¿ë ´É·Â 8) Fluent UI, Redux-toolkit µî À¥ UI ÀÌÇØ 9) Pytorch ¸¦ ÀÌ¿ëÇÑ µö·¯´× »ç¿ë ´É·Â ¿ì´ë»çÇ× - ³ó¾÷ ºÐ¾ß ¼ºñ½º ¿¬±¸, °³¹ß °æÇè - ÀΰøÁö´É È°¿ë ¼ºñ½º ¿¬±¸, °³¹ß °æÇè - ¼®»çÇÐÀ§ ÀÌ»ó |
00¸í |
Çϵå¿þ¾î ½Ã½ºÅÛ °³¹ß (½ÅÀÔ/°æ·Â) |
- FPGA & CPU¸¦ ÀÌ¿ëÇÑ ½Ã½ºÅÛ HW °³¹ß ¹× ¾ç»ê Áö¿ø - HW ¼³°è(ȸ·Î, Artwork), Debug - ±â±¸ ¼³°è °ËÅä - ÀÎÁõ(KC, CE, FCC µî) Áö¿ø ¹× debug - Artwork, PCB, SMT, ºÎÇ°, ±â±¸ ¼³°è µî °³¹ß ´Ü°è Çù·Â»ç °ü¸® |
ÀÚ°Ý¿ä°Ç - Çз : ÇлçÀÌ»ó - °æ·Â : ½ÅÀÔ / °æ·ÂÀÇ °æ¿ì °ü·Ã ¾÷¹« °æ·Â 5³â ÀÌÇÏ - °æÇè 1) ȸ·Î ¼³°è(ORCAD) »ç¿ë °¡´ÉÀÚ 2) PCB Artwork(PADS, ALLEGRO) ¼³°è/ tool °¡´ÉÀÚ 3) HW °èÃø Àåºñ »ç¿ë °¡´ÉÀÚ 4) Set °³¹ß ½Ã ±â±¸ ¼³°è °ËÅä °¡´ÉÀÚ ¿ì´ë»çÇ× - ³ó¾÷ ºÐ¾ß ¼ºñ½º ¿¬±¸, °³¹ß °æÇè - ÀΰøÁö´É È°¿ë ¼ºñ½º ¿¬±¸, °³¹ß °æÇè - ¼®»çÇÐÀ§ ÀÌ»ó |
00¸í |
FPGA ·ÎÁ÷ ¼³°è1 (½ÅÀÔ/°æ·Â) |
- Machine vision camera ¹× System board FPGA(XILINIX, INTEL, Etc) LOGIC ¼³°è - °í¼Ó ÀÎÅÍÆäÀ̽º RTL ¼³°è (PCIe, MIPI, DDR, LVDS, Etc.) - RTL Design £¦ Simulation (Verilog) |
ÀÚ°Ý¿ä°Ç - Çз : ÇлçÀÌ»ó - °æ·Â : ½ÅÀÔ / °æ·ÂÀÇ °æ¿ì °ü·Ã ¾÷¹« °æ·Â 5³â ÀÌ»ó - °æÇè 1) XILINIX/ INTEL FPGA »ç¿ë °æÇèÀÚ 2) Verilog RTL ¼³°è ´É·Â 3) XILINX FPGA VIVADO IP ¹× INTEL FPGA QUARTUS II IP »ç¿ë °æÇè 4) Test Bench ÀÛ¼º ´É·Â ¿ì´ë»çÇ× - AP(Application Processor) °ü·Ã °æÇèÀÚ - ÀÓº£µðµå ½Ã½ºÅÛ °æÇèÀÚ - HW ȸ·Î ¼³°è(ȸ·Îµµ) ÀÌÇØÀÚ |
00¸í |
FPGA ·ÎÁ÷ ¼³°è2 (½ÅÀÔ/°æ·Â) |
- À̵¿Çü °ñÇÁ ¼¾¼ °³¹ß - FPGA(RTL ¼³°è)¸¦ ÀÌ¿ëÇÑ ºñÀü ¼Ö·ç¼Ç °³¹ß (¸Ó½ÅºñÀü Ä«¸Þ¶ó, °ñÇÁ ¼¾¼ µî) - Machine Vision Camera ¹× °ñÇÁ ¼¾¼ FPGA(Xilinx, Altera, etc.) RTL ¼³°è - À̹ÌÁö ¼¾¼ Interface ¹× ISP ¼³°è - RTL Design & Simulation (Verilog) |
ÀÚ°Ý¿ä°Ç - -Çз : ¹«°ü - °æ·Â : ½ÅÀÔ / °æ·ÂÀÇ °æ¿ì °ü·Ã ¾÷¹« °æ·Â 7³â ÀÌ»ó - °æÇè 1) VHDL or Verilog / C¾ð¾î µî »ç¿ë °¡´ÉÀÚ 2) FPGA(Xilinx, Altera, etc...) Tool »ç¿ë °æÇè 3) Simulation Tool(NCSIM, VCS, Modelsim, etc.) »ç¿ë °æÇè 4) À̹ÌÁö ¼¾¼ Interface ¼³°è °æÇè 5) ISP ¼³°è °æÇè ¿ì´ë»çÇ× - AP(Application Processor) °ü·Ã °æÇèÀÚ - ÀÓº£µðµå ½Ã½ºÅÛ °æÇèÀÚ - HW ȸ·Î ¼³°è(ȸ·Îµµ) ÀÌÇØÀÚ |
00¸í |
±Ù¹«Á¶°Ç
ÀüÇü´Ü°è ¹× Á¦Ãâ¼·ù
Á¢¼ö¹æ¹ý
2022-09-04 (ÀÏ) 23½Ã59ºÐ±îÁö
±âŸ À¯ÀÇ»çÇ×
00