(ÁÖ)¶ó½ºÀ©

·¹ÀÌ´õ/Åë½Å ÀÓº£µðµå SW ¹× HW

ÁÖ½Äȸ»ç ¶ó½ºÀ©Àº ƯȭµÈ ÃֽŠ·¹ÀÌ´õ ±â¼úÀ» È°¿ëÇÏ¿© ¹Ì·¡ ±³Åë »ê¾÷À» ¼±µµÇÒ ·¹ÀÌ´õ ±³Åë Àåºñ »ç¾÷À» ÃßÁøÇÏ°í ÀÖ´Â Start-Up ±â¾÷ÀÔ´Ï´Ù.

 ÃÖ±Ù¿¡ ÀúÈñ´Â ´Ù¼öÀÇ ¿¬±¸ °³¹ß °úÁ¦µé¿¡ ¼±Á¤µÇ¾î ÀúÈñ »ç¾÷ÀÌ ¼ºÀåÇÒ ¼ö ÀÖ´Â ¹ßÆÇÀ» ¸¶·ÃÇÏ°Ô µÇ¾ú½À´Ï´Ù

ÀÌ ±âȸ¿¡ µ¿ÂüÇϼż­ ÀúÈñ ȸ»çÀÇ ¼ºÀå°ú ´õºÒ¾î ¹Ì·¡ÀÇ ²ÞÀ» ÇÔ²² ÆîÃÄ°¡½Ç ÁøÃëÀûÀÌ°í ´Éµ¿ÀûÀÎ À¯´ÉÇÑ ÀÎÀ縦 ¸ð½Ã°íÀÚ ÇÕ´Ï´Ù

÷´Ü Á¤º¸Åë½Å ±â¼ú ºÐ¾ß ¹× ·¹ÀÌ´õ/Åë½Å ºÐ¾ß¿¡ °ü½ÉÀÌ ÀÖÀ¸½Å ÀÎÀç ºÐµéÀÇ ¸¹Àº Áö¿øÀ» ºÎŹ µå¸³´Ï´Ù

¸ðÁýºÎ¹® ¹× ÀÚ°Ý¿ä°Ç

´ã´ç¾÷¹« ÀÚ°Ý¿ä°Ç Àοø

[´ã´ç¾÷¹«]

- ÀÓº£µðµå SW : DSP/MCU Æß¿þ¾î, ARM based Linux SW
- ÀÓº£µðµå HW : FPGA/DSP/MCU/ADC ȸ·Î ¼³°è
- FPGA Logic
- Field Test Áö¿ø, Test °á°ú Á¤¸®/ºÐ¼®, ±â¼úº¸°í¼­ ÀÛ¼º


[±Ù¹«ºÎ¼­ ¹× Á÷±Þ/Á÷Ã¥]

    ±Ù¹«ºÎ¼­: ¿¬±¸¼Ò

[ÀÚ°Ý¿ä°Ç]

°æ·Â»çÇ×: ½ÅÀÔ, °æ·Â(¿¬Â÷¹«°ü)
Çз»çÇ×: ´ëÇÐ(2,3³â)Á¹¾÷ ÀÌ»ó
Á÷¹«±â¼ú: ÀÓº£µðµå S/W, ÀÓº£µðµå Çϵå¿þ¾î, HARDWARE
±âŸ: - ·¹ÀÌ´õ/Åë½Å ±â¼ú¿¡ °ü½É ÀÖÀ¸½Å ºÐ(½ÅÀÔ, °æ·Â)
- SW : C, C++, Matlab µî
- ¼öÄ¡Çؼ®, ½Åȣó¸® ºÐ¾ß °ü½É ÀÖÀ¸½Å ºÐ
- ·¹ÀÌ´õ/Åë½Å ±â¼ú¿¡ ÀÌÇصµ°¡ ÀÖÀ¸½Å ºÐ
- °ü·Ã ºÐ¾ß °æÇèÀÚ


[¿ì´ë»çÇ×]

Àü°ø°è¿­: °øÇа迭, ÀÚ¿¬°úÇа迭
¿ì´ë»çÇ×: ½Ã´Ï¾î¿ì´ë, ÇØ´çÁ÷¹«ÀÎÅÏ°æ·ÂÀÚ, ÀαٰÅÁÖÀÚ, ¼®¹Ú»ç

0 ¸í

±Ù¹«Á¶°Ç

  • °í¿ëÇüÅÂ: Á¤±ÔÁ÷(¼ö½À±â°£3°³¿ù)
  • ±Ù¹«ºÎ¼­: ¿¬±¸¼Ò
  • ±Þ¿©Á¶°Ç: ¿¬ºÀ ȸ»ç³»±Ô

ÀüÇü´Ü°è ¹× Á¦Ãâ¼­·ù

  • ÀüÇü´Ü°è: ¼­·ùÀüÇü > ¸éÁ¢ÁøÇà > ÃÖÁ¾½É»ç > ÃÖÁ¾ÇÕ°Ý
  • Ãß°¡ Á¦Ãâ¼­·ù
    À̷¼­, ÀÚ±â¼Ò°³¼­

Á¢¼ö¹æ¹ý

2022-11-18 (±Ý) 23½Ã59ºÐ±îÁö

  • Á¢¼ö¹æ¹ý: ÀÎÅ©·çÆ® ä¿ë½Ã½ºÅÛ
  • Á¢¼ö¾ç½Ä: ÀÎÅ©·çÆ® À̷¼­

±âŸ À¯ÀÇ»çÇ×

  • ÀÔ»çÁö¿ø¼­ ¹× Á¦Ãâ¼­·ù¿¡ ÇãÀ§»ç½ÇÀÌ ÀÖÀ» °æ¿ì ä¿ëÀÌ Ãë¼ÒµÉ ¼ö ÀÖ½À´Ï´Ù.

00