Digital Design (Link ¼³°è)/
           (±Ù¹«Áö: ¼¿ï °³²) 
        - ¹ÝµµÃ¼ ´ë±â¾÷ ¿¬±¸¼Ò 
¸ðÁýºÎ¹® ¹× ÀÚ°Ý¿ä°Ç
| ´ã´ç¾÷¹« | ÀÚ°Ý¿ä°Ç | Àοø | 
|---|---|---|
| ¤ýDigital IP ¼³°è (ASIC/ FPGA)   : High Speed Interface ȸ·Î ¼³°è ¹× °ËÁõ  : T-Con, Mobile, Driver IC ȸ·Î ¼³°è ¹× °ËÁõ : Digital IP ¼³°è (DSC, FEC, HDCP µî ¤ýFPGA ¸¦ Ȱ¿ëÇÑ IP ¼³°è ¹× °ËÁõ   : FPGA IP (GTX, SERDES, FPLL µî ) Ȱ¿ëÇÑ °í¼Ó ¤ýMCU Bus Architecutre ¹× Peripheral IP ¼³°è | ÀÚ°Ý¿ä°Ç  ¤ýÀü°øºÐ¾ß : ÀüÀÚ/Àü±â ¤ýÇÐÀ§ : 4³â Çлç ÀÌ»ó ¤ý°æ·Â : (Çлç Á¹¾÷ ±âÁØ) 4³â ÀÌ»ó 
 ¿ì´ë»çÇ× ¤ýeDP , MIPI, Vx1 ÀÎÅÍÆäÀ̽º ȸ·Î ¼³°è°æÇèÀÚ ¤ýMCU Firmware À¯°æÇèÀÚ ¤ý¾îÇÐ ´ÉÅëÀÚ ¿µ¾î Áß±¹¾î ±âŸ»çÇ× ¤ýä¿ë±¸ºÐ: Á¤±ÔÁ÷ ¤ý±Ù¹«Áö: ¼¿ï °³² º»»ç ¤ý¿¬ºÀ: ÃÖ»ó±Þ/ ¿ª·® ¿ì¼ö ÇϽźи¸ Áö¿ø °¡´É ÇÕ´Ï´Ù. ¤ý¹®ÀÇ: ***-****-****/ ******@*******.*** | 1 ¸í | 
±Ù¹«Á¶°Ç
ÀüÇü´Ü°è ¹× Á¦Ãâ¼·ù
Á¢¼ö¹æ¹ý
2022-05-19 (¸ñ) 23½Ã59ºÐ±îÁö
±âŸ À¯ÀÇ»çÇ×