(ÁÖ)¶ó´Ð½º
[¿¬±¸¼Ò R&D] BSP & Æß¿þ¾î & 5G V2X SW °³¹ß-°æ·Â
¸ðÁýºÐ¾ß ¹× ÀÚ°Ý¿ä°Ç
¸ðÁýºÐ¾ß | ÀÚ°Ý¿ä°Ç |
---|---|
5G NR V2X SW Stack ¿£Áö´Ï¾î ( 0¸í )
|
´ã´ç¾÷¹« ¤ý layer 3 ¤ý 5G NR V2X ±Ô°ÝºÐ¼® ¤ý 5G NR RRC(Radio Resource Control) ¿î¿µ ¹× PC-5-S °³¹ß °ËÁõ, ANS.1 encoder/decoder °ËÁõ ¤ý Upper layer¹× layer2¿ÍÀÇ ÀÎÅÍÆäÀ̽º °ü¸® ÀÚ°Ý¿ä°Ç ¤ýÇз : ´ëÁ¹ ÀÌ»ó ¤ý3GPP ±Ô°Ý ºÐ¼® ´É·Â(LTE or 5G NR Protocol Stack °³¹ß °æÇè ȯ¿µ) ¤ý±Ô°Ý ºÐ¼® ÈÄ ¼³°è , ÄÚµå ±¸Çö °¡´É ÇѺР¤ý3GPP À̵¿Åë½Å ±âº» °³³ä ÀÌÇØ ¤ýReal Time-OS ȯ°æ¿¡¼ °³¹ß °æÇè |
BSP & firmware °³¹ßÀÚ ( 0¸í )
|
´ã´ç¾÷¹« ¤ýARM¿ë Embedded Linux, RTOS(Zephr OS, Nucleus OS) BSP °³¹ß ¤ýÆß¿þ¾î °³¹ß ¤ý¾ð¾î: C/C++ ¤ýBuild script : Makefile, CMake µî.. ÀÚ°Ý¿ä°Ç ¤ýÇз : ´ëÁ¹ ÀÌ»ó |
ASIC °ËÁõ Æß¿þ¾î ¿£Áö´Ï¾î ( 0¸í )
|
´ã´ç¾÷¹« ¤ýSOC FPGA(CPU, Peripheral) °ËÁõ ¾÷¹« ÀÚ°Ý¿ä°Ç ¤ý°ü·Ã °æ·Â(³â¼ö ¹«°ü) ¿ì´ë»çÇ× ¤ýARM ±â¹Ý SOC SW Platform °³¹ß À¯°æÇèÀÚ ¤ýRTOS ±â¹Ý Embedded SW °³¹ß À¯°æÇèÀÚ |
ÀüÇüÀýÂ÷
À¯ÀÇ»çÇ×
00