RTL Verification Engineer

(주)벤처피플

[대기업 계열사] RTL Design Engineer

모집부문 및 자격요건

모집부문 담당업무 자격요건 인원
설계엔지니어
- 디지털 논리회로 설계 및 기본 검증

- IP의 설계사양 및 기본 아키텍쳐 개발
- 각 디자인 단계별 업무: Lint, CDC, Synthesis, EQ, ECO(functional and Timing)
- SAT 수행 및 결과 분석
- Physical Implementation 지원

◈ 경력 요건

- 유관업무 경력 2년~18년
- IC 설계 Flow 및 설계방법론에 대한 이해
- Verilog/SystemVerilog를 활용한 RTL 논리회로 설계 지식
- 설계사양을 결정하고 이를 회로로 구현할 수 있는 능력
- 프로그래밍 스킬: C/C++, Perl/Shell script 능력

◈ 우대사항
- ARM CPU와 AMBA bus에 대한 이해
- 저전력 설계 방법론(UPF)에 대한 이해
- 검증 방법론(UVM)에 대한 이해
- 외국어 우수자(영어)
 0 명

근무조건

  • 고용형태: 정규직
  • 급여조건: 연봉 협의 후 결정

전형단계 및 제출서류

  • 전형단계: 서류전형 > 면접진행 > 최종심사 > 최종합격
  • 추가 제출서류
    이력서

접수방법

채용시

  • 접수방법: 인크루트 채용시스템, 이메일
  • 접수양식: 인크루트 이력서

기타 유의사항

  • 입사지원서 및 제출서류에 허위사실이 있을 경우 채용이 취소될 수 있습니다.

00