[ 담당 업무 ]
HW (IP) 개발및 Project 관리
Technical leader 역할 수행
타 개발 부서와 협업 및 고객사 대응
Pre/Post Sale support
[ 필수 요건 ]
Verilog RTL관련 HW 설계 경력
HW 개발 과정에 대한 전반적인 이해
Project 관리 및 개발 인력 관리 경험
[ 우대 사항 ]
비즈니스 영어 활용 가능자
HW(RTL) 외에 SW(FW)에 관련된 이해도가 있는자
SoC chip 개발 경험자
[ 프로세스]
서류전형 > 칩스앤미디어 적합성 검사 > 실기TEST 및 1차 인터뷰 > 2차 인터뷰 > 최종합격
적합성검사는 참고자료이며, 합격 여부에 영향을 주지 않습니다.
인터뷰는 모두 서울연구소(삼성역)에서 진행하며, 면접비를 지급합니다.
[ 참고사항 ]
입사후 약 2~3개월 간 서울연구소에서 Training이 예정되어 있습니다.
연령제한은 없습니다.
[ 지원 방법 ]
Apply Here 클릭 → 개인정보 수집 및 활용 내용 동의 → 입사지원서류 송부
카카오톡 오픈채팅(문의) : https://open.kakao.com/o/sxHK40lf