¹Ì·¡ÁöÇâÀû IC µðÀÚÀÎ ±â¾÷

¿À¿¥¾ÆÀ̾¾µðÀÚÀÎÄÚ¸®¾Æ

ESD ¼³°è °æ·Â ä¿ë

ȸ»ç¿Í Á÷¿øÀÇ µ¿¹Ý ¼ºÀåÀ» ÁöÇâÇÕ´Ï´Ù

¸ðÁýºÎ¹® ¹× ÀÚ°Ý¿ä°Ç

´ã´ç¾÷¹« ÀÚ°Ý¿ä°Ç Àοø

[´ã´ç¾÷¹«]

DDIC ESD ȸ·Îº¸È£ ¼³°è
1. DDIC/BCD Process I/O ESD µðÀÚÀÎ
2. Whole chip ESD plan review
3. ESD/Latch-up test ¹× °ü·Ã »çÇ× Æȷοì¾÷
4. System ESDºÐ¼®, solution Á¦°ø

[ÀÚ°Ý¿ä°Ç]

°æ·Â»çÇ×: °æ·Â(5³â ÀÌ»ó 25³â ÀÌÇÏ)
Çз»çÇ×: ´ëÇб³(4³â)Á¹¾÷ ÀÌ»ó
Á÷¹«±â¼ú: 

• Whole chip ESD plan review °æÇè º¸À¯

• Virtuoso/laker µî tool »ç¿ë °¡´É

• BCD Process °æÇè º¸À¯


[¿ì´ë»çÇ×]

¿Ü±¹¾î: ¿µ¾î ±¸»ç °¡´É, Áß±¹¾î ±¸»ç °¡´É

0 ¸í

±Ù¹«Á¶°Ç

  • °í¿ëÇüÅÂ: Á¤±ÔÁ÷(¼ö½À±â°£3°³¿ù)
  • ±Þ¿©Á¶°Ç: ÁÖ40½Ã°£, 8000~25000¸¸¿ø

ÀüÇü´Ü°è ¹× Á¦Ãâ¼­·ù

  • ÀüÇü´Ü°è: ¼­·ùÀüÇü > ¸éÁ¢ÁøÇà > ÃÖÁ¾½É»ç > ÃÖÁ¾ÇÕ°Ý
  • Ãß°¡ Á¦Ãâ¼­·ù
    À̷¼­, ÀÚ±â¼Ò°³¼­

Á¢¼ö¹æ¹ý

ä¿ë½Ã

  • Á¢¼ö¹æ¹ý: ÀÎÅ©·çÆ® ä¿ë½Ã½ºÅÛ
  • Á¢¼ö¾ç½Ä: ÀÎÅ©·çÆ® À̷¼­

±âŸ À¯ÀÇ»çÇ×

  • ÀÔ»çÁö¿ø¼­ ¹× Á¦Ãâ¼­·ù¿¡ ÇãÀ§»ç½ÇÀÌ ÀÖÀ» °æ¿ì ä¿ëÀÌ Ãë¼ÒµÉ ¼ö ÀÖ½À´Ï´Ù.

00