[ 직급 / 경력 기간 ] 

- 대리 ~ 과장 / 관련 업무 경력 4 ~ 10년 내외

[ 수행 직무 ] 

1. FPGA 로직 설계

- HDL (Verilog / VHDL / System Verilog) 및 EDA Tool 을 사용한 FPGA 설계

- 초음파 송수신 제어를 위한 회로 부품 (Pulser, AFE 등) 과의 인터페이스, 대용량 고속 데이터 전송 (JESD204, PCIe, GTX 등) 초응파 신호 처리 알고리즘 등을 FPGA 로직으로 구현

2. 양산 제품 유지 보수 

- 성능 및 기능 개선

- 양산 제품의 FPGA 관련 이수 발생 시 원인 분석 및 대책 마련 

[ 필요 역량 ]

- HDL (Verilog / VHDL / System Verilog) 사용 능력

- Vivado / Vitis Tools 사용 능력

- Modelsim / Ncsim / Vivado Simulation Tool 사용 능력

- Matlab, Python 사용 능력 

[ 우대 사항 ]

- FPGA 를 이용한 고속 interface Digital 회로 설계 경험 보유 

- 초음파 진단기기 신호 처리 관련 경험 보유  

[ 채용 관련 참고 사항 ]

- 채용 형태 : 정규직 

- 근무지 : 서울 강동구 

- 학력 : 4년제 학사 이상 

- 연봉 : 회사 내규 + 인센티브 및 개인 성과급 + 각종 복지혜택

- 복리 후생 : 식사 제공, 회사 휴양소 지원, 의료비 지원, 복지 포인트, 개인 연금 지원 등 

- 전형 절차 : 국문 이력서 (경력 기술서 및 서술형 자기소개서 - 회사 지정 양식 사용 필수)

[ 기타 주의 사항 ]

- 서류 기재 내용에 허위 사실이 있는 경우 합격이 취소될 수 있습니다. 

- 최종 합격 시 직급 및 처우는 개인별 경력 사항을 고려하여 본인 협의 후 결정됩니다. 

- 입사지원서에 전/현직 직장의 영업 비밀을 침해하는 일이 없도록 주의해 주십시오. 

- 국가등록장애인 및 국가보훈대상자는 관련법 및 내부 규정에 의거하여 우대 합니다. 

[ 담당 ]

- 서치펌 커리어커넥트(주) : 이승수 이사 (lee@careerconnect.co.kr******@*******.*** / ***-****-****)