¤· ¸ðÁýÁ÷Á¾ : FPGA/firmware ¿£Áö´Ï¾î
¤· ¸ðÁýÀοø : 1¸í
¤· ¾÷¹«³»¿ë
¨ç Åë½Å ÇÁ·ÎÅäÄÝ °í¼Ó ½Åȣó¸® HDL ÄÚµù(RTL)
- SerDes °í¼Ó I/O, F/F, FIFO ó¸®, ¸Þ¸ð¸® Á¢±Ù, µ¥ÀÌÅÍ º´·Ä ó¸®, SPI, I2C µî
¨è Åë½Å ½Ã½ºÅÛ Á¦¾î Firmware C/C++ ÄÚµù
- GUI Åë½Å¿ë UART, C/C++ ±â¹ÝÀÇ ¾Ë°í¸®Áò Á¦¾î
¨é ±¸Çö ¾Ë°í¸®Áò ´ÜÀ§ °ËÁõ ½ÃÇè ÁøÇà, µ¥¸ð ½Ã½ºÅÛ ¿¬µ¿ ½ÃÇè Áö¿ø
½ºÅ³
¤ýVerilog, VHDL, Xilinx Vivado
Çٽɿª·®
¤ý ²Ä²ÄÇÔ, Çùµ¿½É, ¼ºÀåÁöÇ⼺, ¼º½Ç¼º, ¸ÞŸÀÎÁö
¤ý ¾çÀÚ ºÐ¾ß ÷´Ü ½Å±â¼ú¿¡ ´ëÇÑ Àû±ØÀûÀÎ ÇнÀ ÀÇÁö ¹× Ä¿¸®¾î Èñ¸Á
ÀÚ°Ý¿ä°Ç
¤ýÇз : ´ëÁ¹ÀÌ»ó
¤ý°æ·Â : ½ÅÀÔ¡¤°æ·Â1³â¡è
¿ì´ë»çÇ×
¤ýÀ¯°ü¾÷¹« °æ·ÂÀÚ (1³â)
¤ýÀü°ø : Àü±â¡¤ÀüÀÚ°øÇÐ, Á¤º¸¡¤Åë½Å°øÇÐ, ÀÀ¿ë¼ÒÇÁÆ®¿þ¾î°øÇÐ
±Ù¹«Á¶°Ç
¤ý±Ù¹«½Ã°£ : ÁÖ 5Àϱٹ« 09:00 ~ 18:00 ź·Â±Ù¹«Á¦
¤ý±Ù¹«Áö : ¼¿ï ¼ÛÆı¸ ¼ÛÆÄ´ë·Î 201 (¹®Á¤µ¿, ¼ÛÆÄÅ׶óŸ¿ö2) Bµ¿ 1519È£