[ 담당 업무 ]

• (Video Codec/AI network/Image processing IP를 위한) Video Spec definition, Macro/Micro 아키텍처 설계, RTL 코딩, Simulation and Synthesis를 포함한 모듈 개발
• Scripting tool을 사용하여 기존 RTL 블록과 검증 환경을 유지 및 향상
• Software development team과 협업

[ 지원 요건 ]

• Verilog RTL를 이용한 HW 설계 경험
• Verilog HDL 및 C/C++를 사용한 설계/검증에 대한 전문 지식
• RTL simulation, Debugging, Synthesis, and lint/CDC을 위한 EDA 툴의 기술 보유

[ 우대 사항 ]

• 아래 내용 중 한 개 이상의 개발 경험
• Video Codec
• AMBA AXI
• Memory sub system
• Image signal processing
• Python/linux script 사용 가능
• FPGA 플랫폼을 이용한 검증 경험

[ 프로세스]

• 서류전형 > 실기TEST 및 1차 인터뷰 > 2차 인터뷰 > 최종합격
• 인터뷰는 모두 서울연구소(삼성역)에서 진행하며, 면접비를 지급합니다.

[ 참고사항 ]

• 입사후 약 1~3개월 간 서울연구소에서 Training이 예정되어 있습니다. (거주지원)

[ 근무환경 및 복지 ]

• 유연근무 (Core time 운영/11:30 ~ 15:30)

• 점심/저녁 지원

• 선택적복리후생비 연 300만원 제공

• Refresh 휴가 및 휴가비 지원

• 연 70만원 상당 건강검진 제공

• 사내 세미나 활성화 등 개발 역량 향상을 위한 지원

• 영어 닉네임 사용

• 학사 신입기준 연봉 5000만원