[LX¼¼¹ÌÄÜ] 2024³â 7¿ù °æ·Â»ç¿ø ä¿ë
¸ðÁý±â°£ 2024.07.08 09:00 ~ 2024.07.22 23:00
¸ðÁýºÐ¾ß
Á¶Á÷ ¸ðÁýºÐ¾ß »ó¼¼ ³»¿ë Àü°ø ±Ù¹«Áö
Moblie»ç¾÷ºÎ Mobile Á¦Ç° Analog Design ¡á Á÷¹«»ó¼¼
- Mobile Á¦Ç° °³¹ß Analog Design Engineer
- CMOS Amplifier / BGR, LDO, Bias / OSC / PLL / °í¼º´É AFE ¼³°è / ADC/DAC µî Mixed IP
- ESD Device & Protection Nerwork ¼³°è
¡á °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 3³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 1³â ÀÌ»ó
¡á ¿ì´ë»çÇ×
- Mobile D-IC ¼³°è °æÇèÀÚ
- ¿µ¾î/Áß±¹¾î ´ÉÅëÀÚ ÀüÀÚ/Àü±â ¼¿ïƯº°½Ã ¼Ãʱ¸
Mobile Á¦Ç° Digital Design ¡á Á÷¹«»ó¼¼
- Digital RTL ¼³°è (Mobile Driver IC T-CON/ Interface IP ¹× ÈÁú IP ¼³°è) ¹× ÇÕ¼º
- Memory Controller ¼³°è (Flash, SRAM, DDR), External IF(SPI, I2C)
- System Level Architecture ¼³°è
¡á °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 3³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 1³â ÀÌ»ó
¡á ¿ì´ë»çÇ×
- Mobile D-IC ¼³°è °æÇèÀÚ
- ¿µ¾î/Áß±¹¾î ´ÉÅëÀÚ ÄÄÇ»ÅÍ
ÀüÀÚ/Àü±â ¼¿ïƯº°½Ã ¼Ãʱ¸
Design Verification ¡á Á÷¹«»ó¼¼
- UVM(Universal Verification Methodology) À» È°¿ëÇÑ Digital IP ¼³°è °ËÁõ
- SystemVerilogÀ» È°¿ëÇÑ Assertion based Verification / Coverage Based Verification
- Display Driver IC / Gate Driver IC / VR / TCON Á¦Çıº¿¡ ´ëÇÑ ¼³°è °ËÁõ
- Real Number ModelingÀ» ÅëÇÑ AMS °ËÁõ
¡á °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 5³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 3³â ÀÌ»ó
¡á ¿ì´ë»çÇ×
- System Verilog ¹× UVM(Universal Verification Methodology) »ç¿ë °æÇèÀÚ
- C ¶Ç´Â Python Language È°¿ë ¿ì¼öÀÚ
- eDP, MIPI_DSI Protocol ¾÷¹« °æÇèÀÚ
- ¿µ¾î ´ÉÅëÀÚ ÀüÀÚ/Àü±â ¼¿ïƯº°½Ã ¼Ãʱ¸
Physical Design ¡á Á÷¹«»ó¼¼
1. Full Custom Layout
- DDI Layout
- Touch ROIC Layout
- High Speed interface IP Layout
2. Digital Back-end & Digital Front-end
- Digital Back-end : Auto P&R ( INNOVUS / ICC2 ), Physical Verification (Calibre), Power Analysis (Redhawk / Voltus )
- Digital Front-end : Synthesis(Design Compiler / Genus), DFT(TestMax / Modus / Tessent), STA (PrimeTime / Tempus)
¡á °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 1³â ÀÌ»ó
¡á ¿ì´ë»çÇ×
- DFT ¾ç»ê °æÇèÀÚ
- FinFET °øÁ¤ °æÇèÀÚ
- IR-drop °æÇèÀÚ
- ¿µ¾î ´ÉÅëÀÚ ÀüÀÚ/Àü±â ¼¿ïƯº°½Ã ¼Ãʱ¸
TV&IT»ç¾÷ºÎ DDI Analog Design ¡á Á÷¹«»ó¼¼
- Amp, PHY, ADC/DAC, OSC/PLL, ESD µî
- Baseband Analog Design
(CMOS Amplifier / BGR, LDO, Bias / PHY, OSC/PLL / °í¼º´É AFE ¼³°è / ADC/DAC µî Mixed IP)
¡á °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 2³â ÀÌ»ó
¡á ¿ì´ë»çÇ×
- °øÁ¤/¼ÒÀÚ °ü·Ã °æÇè ¹× ÀÌ·Ð º¸À¯ÀÚ
- Cadence, Matlab µî ¼³°è/°ËÁõ Åø ´ÉÅëÀÚ
- ¿µ¾î/Áß±¹¾î ´ÉÅëÀÚ ÀüÀÚ/Àü±â ´ëÀü±¤¿ª½Ã À¯¼º±¸
¼¿ïƯº°½Ã ¼Ãʱ¸
DDI Digital Design ¡á Á÷¹«»ó¼¼
- ±¹³»/ÇØ¿Ü ´ëÇü Source D-IC °³¹ß Project Management
- Display Driver IC ¼³°è ¹× °ËÁõ
- CMOS Analog Digital Mixed Design
- RTL Control Logic Design
- Analog Digital Mixed Simulation & Verification
¡á °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 2³â ÀÌ»ó
¡á ¿ì´ë»çÇ×
- DDI Á¦Ç° ¾ç»ê °æÇèÀÚ
- µðÁöÅРȸ·Î¼³°è °æÇèÀÚ
- Synthesis, STA °æÇèÀÚ
- Áß±¹¾î ´ÉÅëÀÚ ÀüÀÚ/Àü±â ´ëÀü±¤¿ª½Ã À¯¼º±¸
¼¿ïƯº°½Ã ¼Ãʱ¸
PMIC Analog Design ¡á Á÷¹«»ó¼¼
- Power Management IC Design (Boost, Buck, Buck-Boost,, Charge Pump, LDO)
- LED Driver-IC Design (BLU, Mini-LED, Micro-LED, Automotive)
- Analog Circuit Design (Ampifier, BGR, Bias, OSC, ADC, DAC, ESD)
¡á °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 2³â ÀÌ»ó
¡á ¿ì´ë»çÇ×
- Display, Mobile, Automotive¿ë PMIC ¼³°è °æÇèÀÚ
- BCD °øÁ¤ÀÇ ³ôÀº ÀÌÇصµ º¸À¯ÀÚ ÀüÀÚ/Àü±â ´ëÀü±¤¿ª½Ã À¯¼º±¸
¼¿ïƯº°½Ã ¼Ãʱ¸
T-Con Digital Design ¡á Á÷¹«»ó¼¼
1. TV Á¦Ç° (¼¿ïƯº°½Ã ¼Ãʱ¸)
- LPDDR4/5 PHY I/F ¼³°è
- PHY integration ¹× °ËÁõ
- DDR Controller ¼³°è
- LCD T-Con Top Architecture ¼³°è
- LCD T-Con RTL ¼³°è
2. IT Á¦Ç° (´ëÀü±¤¿ª½Ã À¯¼º±¸)
- Digital ȸ·Î ¼³°è
- LCD, OLED ÆгΠ±¸µ¿°ü·Ã µðÁöÅРȸ·Î ¼³°è
- Memory Interface/Controller (SRAM/DDR) ¼³°è
- FPGA Implementation
¡á °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 1³â ÀÌ»ó
¡á ¿ì´ë»çÇ×
1. TV Á¦Ç° (¼¿ïƯº°½Ã ¼Ãʱ¸)
- DDR Controller ¼³°è °æÇèÀÚ
- PHY ¼³°è ¹× °ËÁõ °æÇèÀÚ
- High speed I/F ¹× SerDes IP °ü·Ã °æÇèÀÚ
- LCD T-Con ¼³°è °æÇèÀÚ
- ASIC ¼³°è ¹× ¾ç»ê f/u °æÇèÀÚ
- MCU °ü·Ã logic ¹× architecure ¼³°è °æÇèÀÚ
- AMBA BUS ¹× I/F ¼³°è °æÇèÀÚ
2. IT Á¦Ç° (´ëÀü±¤¿ª½Ã À¯¼º±¸)
- T-Con Digital ȸ·Î ¼³°è °æÇèÀÚ
- Script language (python, tck/tck, perl) »ç¿ë °æÇèÀÚ
- FPGA °ËÁõ °æÇèÀÚ
- Verilog/System Verilog »ç¿ë ´É·Â ¿ì¼öÀÚ ÀüÀÚ/Àü±â ´ëÀü±¤¿ª½Ã À¯¼º±¸
¼¿ïƯº°½Ã ¼Ãʱ¸
¿¬±¸¼Ò Analog Design(¿¬±¸¼Ò) ¡á Á÷¹«»ó¼¼
- °í¼Ó SerDes PHY Design
: eDP/Vx1/MIPI/HDMI/DDR/PCIe/USB µî °í¼Ó SerDes PHY Layer Design
: A-PHY/ASA/Ethernet µî Automotive SerDes PHY Layer Design (PAM)
: Equalizer, CDR, DLL, PLL, FPLL, SSCG, AMP, OSC, °í¼Ó SAR ADC Design
¡á °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 1³â ÀÌ»ó
¡á ¿ì´ë»çÇ×
- FinFET °øÁ¤ ¼³°è °æÇèÀÚ
- ¿µ¾î ´ÉÅëÀÚ ÀüÀÚ/Àü±â ´ëÀü±¤¿ª½Ã À¯¼º±¸
¼¿ïƯº°½Ã ¼Ãʱ¸
Digital Design(¿¬±¸¼Ò) ¡á Á÷¹«»ó¼¼
- Digital ȸ·Î ¼³°è(ASIC / FPGA)
: High Speed Interface ¹× SERDES Digital IP ȸ·Î ¼³°è ¹× °ËÁõ (¿¹ : eDP, MIPI, VX1, CEDS µî)
: Digital IP ¼³°è (DSC, FEC, HDCPµî)
- FPGA¸¦ È°¿ëÇÑ IP ¼³°è ¹× °ËÁõ
: FPGA IP (GTX, SERDES, FPLL µî) È°¿ëÇÑ °í¼Ó ÀÎÅÍÆäÀ̽º ȸ·Î ¼³°è
- MCU Bus Architecutre ¹× Peripheral IP ¼³°è
¡á °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 1³â ÀÌ»ó
¡á ¿ì´ë»çÇ×
- ÀÎÅÍÆäÀ̽º Ç¥ÁØ ½ºÆå ¹× SerDes IP ¼³°è °æÇèÀÚ (¿¹ : eDP, MIPI, Vx1, BoW, UCIe)
- Display °ü·Ã ASIC IC °æÇèÀÚ (¿¹ : T-Con, Mobile Driver-IC, Source Driver IC ¾ç»ê °æÇèÀÚ)
- ¿µ¾î ´ÉÅëÀÚ ÀüÀÚ/Àü±â ´ëÀü±¤¿ª½Ã À¯¼º±¸
Physical Design ¡á Á÷¹«»ó¼¼
- ESD/EOS Design Review & Verification
- Failure Analysis
- ESD Protection Network (Schematic) Design
- I/O ESD Protection Layout
¡á °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 3³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 2³â ÀÌ»ó
¡á ¿ì´ë»çÇ×
- I/O ȸ·Î¼³°è °æÇèÀÚ
- ¹ÝµµÃ¼ °øÁ¤/¼ÒÀÚ °ü·Ã °æÇè ¹× ÀÌ·Ð º¸À¯ÀÚ
- "PERC" Rule °ü·Ã °æÇèÀÚ ÀüÀÚ/Àü±â ¼¿ïƯº°½Ã ¼Ãʱ¸
Software ¡á Á÷¹«»ó¼¼
- ºôµå ½Ã½ºÅÛ ±¸Ãà, Çù¾÷ ½Ã½ºÅÛ ±¸Ãà µî °³¹ß ÀÎÇÁ¶ó ±¸Ãà
- CI/CD ÆÄÀÌÇÁ¶óÀÎ ±¸Ãà ¹× ÀÚµ¿È Àû¿ë
- ÄÚµå Ç°Áú °³¼± ±â¼ú µµÀÔ/Àû¿ë
- °³¹ß ½Ã½ºÅÛ À¯Áö º¸¼ö
¡á °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 2³â ÀÌ»ó
¡á ¿ì´ë»çÇ×
- °³¹ß ÀÎÇÁ¶ó ±¸Ãà ¹× °ü¸® °æÇèÀÚ
- SW Engineering °æÇè ¹× ÀÌ·Ð º¸À¯ÀÚ
- Emgedded SW °³¹ß °æÇèÀÚ ÄÄÇ»ÅÍ ¼¿ïƯº°½Ã ¼Ãʱ¸
MCU MCU Analog Design ¡á Á÷¹«»ó¼¼
- Designing and developing analog IP/Integrated Circuit for Consumer and Automotive MCU.
: Analog TOP architecture, IP Design & Verification
: ADC/DAC/, PLL/OSC, High Efficiency/Low Power Power IP, High Accuracy Voltage Reference
: Amplifier, Pre-Driver for motor system
¡á °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 5³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 2³â ÀÌ»ó
¡á ¿ì´ë»çÇ×
- Safety IP Design for automotive MCU
- Functional Safety related verification and document development
- Understanding IC Layout
- Ph.D Degree
- Fluent in English conversation ÀüÀÚ/Àü±â ¼¿ïƯº°½Ã °³²±¸
MCU Digital Design ¡á Á÷¹«»ó¼¼
- Designing and developing digital IP/Integrated Circuit for Consumer and Automotive MCU.
: System Architecture, Digital TOP, IP Design & Verification
: CPU Core(ARM Cortex-M Series/RISC-V), Bus Matix, Memory Controller, Peripherals, CAN/LIN Controller
: Display System (Display Engine, LCD Interface)
¡á °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 5³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 2³â ÀÌ»ó
¡á ¿ì´ë»çÇ×
- Safety IP Design for automotive MCU
- Functional Safety related verification and document development
- Understanding Place & Routing process
- Ph.D Degree
- Fluent in English conversation ÀüÀÚ/Àü±â ¼¿ïƯº°½Ã °³²±¸
Algorithm ¡á Á÷¹«»ó¼¼
- Developing motor control algorithm
: Stepping/DC/BLDC motor control
: Control algorithm (PID, Vector control)
: Motor control system modeling
: Digital signal processing and design filter
¡á °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 5³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 2³â ÀÌ»ó
¡á ¿ì´ë»çÇ×
- Functional Safety related verification and document development'
- Ph.D Degree
- Fluent in English conversation ÄÄÇ»ÅÍ
±â°è
ÀüÀÚ/Àü±â ¼¿ïƯº°½Ã °³²±¸
Software ¡á Á÷¹«»ó¼¼
- Developing MCU software & firmware
: Device driver based on ARM Cortex-M Series
: Embedded System programming including RTOS (Automotive, Consumer, IoT)
: C, Assembly, Python
¡á °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 5³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 2³â ÀÌ»ó
¡á ¿ì´ë»çÇ×
- A-SPICE, ISO26262 Certification
- Ph.D Degree
- Fluent in English conversation ÄÄÇ»ÅÍ
±â°è
ÀüÀÚ/Àü±â ¼¿ïƯº°½Ã °³²±¸
¹æ¿/¼¼¶ó¹Í±âÆÇ ±â¼ú°³¹ß ¡á Á÷¹«»ó¼¼
- Ceramic ±âÆÇ ¼±Çà°³¹ß (New applications Áß½É)
- Ceramic ¹æ¿±âÆÇ ÆÐÅ°Áö ±â¼ú ¼±Çà°³¹ß
¡á °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 10³â ÀÌ»ó
¡á ¿ì´ë»çÇ×
- ±Û·Î¹ú ¼¼¶ó¹Í ¾÷¹« °æÇèÀÚ(¸®´õ±Þ)
- ¹æ¿±âÆÇ °ø¹ý ¹× Àç·á °ü·Ã Àü¹®°¡
- ¿µ¾î ´ÉÅëÀÚ
- ¹æ¿±âÆÇ °ü·Ã »ç¾÷±âȹ ¾÷¹« °æÇèÀÚ ±â°è
±Ý¼Ó/Àç·á
ÀüÀÚ/Àü±â °æ±âµµ ½ÃÈï½Ã
SCM SCM ¡á Á÷¹«»ó¼¼
- Display Panel ±¸µ¿ ÇٽɺÎÇ°(System IC) °ø±Þ°èȹ ¼ö¸³
- ¿ÜÁÖ Çù·Â¾÷ü(Foundry) »ý»ê°ü¸®
¡á °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 1~8³â
¡á ¿ì´ë»çÇ×
- ÆÄÀ̽㠴ÉÅëÀÚ
- Planning System °æÇèÀÚ
- »ê¾÷°æ¿µ/°øÇÐ °è¿ Àü°øÀÚ Àü°ø ¹«°ü ¼¿ïƯº°½Ã °³²±¸
Àü·« °æ¿µÀü·« ¡á Á÷¹«»ó¼¼
- ±â¾÷ Á¶»ç ¹× ÅõÀÚ Àü·« ¼ö¸³
- M&A ¹× ÁöºÐÅõÀÚ ÇÁ·Î¼¼½º ½ÇÇà
- »ç¾÷½Ç»ç, À繫½Ç»ç, ±â¾÷ Æò°¡ µî
¡á °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 5³â ÀÌ»ó
¡á ¿ì´ë»çÇ×
- M&A ¶Ç´Â ÁöºÐ ÅõÀÚ °æÇèÀÚ
- »ç¾÷½Ç»ç, À繫½Ç»ç ¿ª·® º¸À¯ÀÚ
- ¿µ¾î/ÀϺ»¾î ´ÉÅëÀÚ Àü°ø ¹«°ü ¼¿ïƯº°½Ã °³²±¸