[¹ÝµµÃ¼¼Ö·ç¼Ç°³¹ß±â¾÷]
Çϵå¿þ¾î °³¹ß(ȸ·Î¼³°è) ¿£Áö´Ï¾î
¸ðÁýºÎ¹® ¹× ÀÚ°Ý¿ä°Ç
¸ðÁýºÎ¹® | ´ã´ç¾÷¹« | ÀÚ°Ý¿ä°Ç | Àοø |
---|---|---|---|
Çϵå¿þ¾î (ȸ·Î¼³°è) |
[´ã´ç¾÷¹«] Çϵå¿þ¾î °³¹ß(ȸ·Î¼³°è) ¿£Áö´Ï¾î [±Ù¹«ºÎ¼ ¹× Á÷±Þ/Á÷Ã¥]
|
[ÀÚ°Ý¿ä°Ç] °æ·Â»çÇ×: ½ÅÀÔ, °æ·Â(0³â ÀÌ»ó 15³â ÀÌÇÏ) Á÷¹«±â¼ú: FPGA, SoC ¼³°è, ÀüÀÚȸ·Î¼³°è 2) Àú¼ÓÅë½Å ÀÎÅÍÆäÀ̽º(UART, SPI, I2C) ÀÌÇØ [¿ì´ë»çÇ×] 1) FPGA, SOC ¼³°è °æÇè 2) ´Ù¾çÇÑ ÀÎÅÍÆäÀ̽º °³¹ß °æÇè (UART, I2C, SPIµî) 3) °í¼Ó Åë½Å ÀÎÅÍÆäÀ̽º °³¹ß °æÇè (1G~25G Ethernet) 4) C/C++ ÇÁ·Î±×·¥ °³¹ß °æÇè 5) PCB Artwork °æÇè |
0 ¸í |
±Ù¹«Á¶°Ç
ÀüÇü´Ü°è ¹× Á¦Ãâ¼·ù
Á¢¼ö¹æ¹ý
2024-08-05 (¸ñ) 23½Ã59ºÐ±îÁö
±âŸ À¯ÀÇ»çÇ×
00