모집기간 2024.09.24 14:00 ~ 2024.10.06 23:00 모집분야 조직 모집분야 상세 내용 전공 근무지 R&D Digital Design □ 세부직무/역할 - HDL(Verilog,System Verilog) 기반 영상 처리 Digital IP 설계 - HDL 기반 Memory Controller (DDR/SRAM), Serial Interface (I2C/SPI) IP 설계 - FPGA 활용 T-Con Prototyping 및 패널 시스템 구동 검증 - ASIC 개발 툴 활용 Logic Synthesis / STA / Power Analysis - C/C++/Perl/Phython script 이해 및 개발 S/W 활용 □ 지원요건 - 석사 학위 기졸업자 및 '25년 2월 졸업예정자 - 전자/전기 전공자 - 공고 하단 공통 자격요건 충족자(어학성적 등 확인 필수) □ 우대사항 - 영상 신호 처리 경험자 - HDL 기반 Digital IP 설계 경험자 - T-Con ASIC 개발 경험자 전자/전기 대전광역시 유성구