SoC Prototype °ËÁõ Engineer
               - ¹ÝµµÃ¼ ´ë±â¾÷

¸ðÁýºÎ¹® ¹× ÀÚ°Ý¿ä°Ç

¸ðÁýºÎ¹® ´ã´ç¾÷¹« ÀÚ°Ý¿ä°Ç Àοø
SoC Prototype
°ËÁõ Engineer

[´ã´ç¾÷¹«]

¤ý¼³°èµÈ ȸ·ÎÀÇ Hardware PrototypeÀ¸·ÎÀÇ º¯È¯ ¹× ±âÃÊ °ËÁõ

¤ýHardware Prototype ±â¹ÝÀÇ °ËÁõ

¤ýVirtual PrototypingÀ» À§ÇÑ System-C
±â¹ÝÀÇ TLM Modeling

[ÀÚ°Ý¿ä°Ç]

¤ýÇзÂ: 4³â Çлç ÀÌ»ó

¤ýµðÁöÅÐ ½Ã½ºÅÛ¿¡ ´ëÇÑ ÀÌÇØ

¤ýVerilog HDL(Çʼö), ÀÌ¿Ü ±âŸ HDL(Hardware
 Description Language)´Â ¿É¼Ç

¤ýC ¾ð¾î (Embedded Processor ¿ë °£´ÜÇÑ ÄÚµå °³¹ß °¡´ÉÇÑ ¼öÁØ)

¤ýHardware PrototypeÀ» ´Ù·ç±â À§ÇÑ ¿©·¯°¡Áö ÀÀ¿ë ¼ÒÇÁÆ®¿þ¾î, ½ºÅ©¸³Æ® °³¹ß

¤ý°¢Á¾ Script ¾ð¾î



[¿ì´ë»çÇ×]

¤ýPython µîÀÇ Script Language È°¿ë °¡´ÉÇϽŠºÐ

¤ýSystem Verilog, System-C µîÀÇ ¾ð¾î È°¿ë °¡´É
ÇϽŠºÐ

¤ýUVM°ú °°Àº Verification methodology¿¡ ´ëÇÑ °æÇè ¹× È°¿ë °¡´ÉÇϽŠºÐ


[±âŸ»çÇ×]

¤ýä¿ë±¸ºÐ: Á¤±ÔÁ÷
¤ý±Ù¹«Áö: ÆDZ³ 

¤ý¿¬ºÀ: ¸Å¿ì ÈíÁ·ÇÏ°Ô ÇùÀÇ/ ¿ª·® ¿ì¼öÇϽŠºÐ¸¸
¤ý¹®ÀÇ:  ***-****-**********@*******.***


0 ¸í

±Ù¹«Á¶°Ç

  • °í¿ëÇüÅÂ: Á¤±ÔÁ÷
  • ±Þ¿©Á¶°Ç: ¿¬ºÀ ÇùÀÇ ÈÄ °áÁ¤

ÀüÇü´Ü°è ¹× Á¦Ãâ¼­·ù

  • ÀüÇü´Ü°è: ¼­·ùÀüÇü > ¸éÁ¢ÁøÇà > ÃÖÁ¾½É»ç > ÃÖÁ¾ÇÕ°Ý
  • Ãß°¡ Á¦Ãâ¼­·ù
    À̷¼­, ÀÚ±â¼Ò°³¼­

Á¢¼ö¹æ¹ý

  • Á¢¼ö¹æ¹ý: ÀÎÅ©·çÆ® ä¿ë½Ã½ºÅÛ
  • Á¢¼ö¾ç½Ä: ÀÎÅ©·çÆ® À̷¼­, ÀÚ»ç¾ç½Ä, ÀÚÀ¯¾ç½Ä

±âŸ À¯ÀÇ»çÇ×

  • ÀÔ»çÁö¿ø¼­ ¹× Á¦Ãâ¼­·ù¿¡ ÇãÀ§»ç½ÇÀÌ ÀÖÀ» °æ¿ì ä¿ëÀÌ Ãë¼ÒµÉ ¼ö ÀÖ½À´Ï´Ù.