[Á÷¹«³»¿ë]
< 2024 ¿¬¼ö ÀÏÀÚ¸®ÇѸ¶´ç > ÀÏ ½Ã : 2024. 10.16.(¼ö) ¿ÀÈÄ 2½Ã~ ¸éÁ¢ Á¾·á½Ã±îÁö (¿ìõ½Ã ÀÍÀÏ) Àå ¼Ò : ÇѸ¶À½±¤Àå (¿¬¼ö±¸Ã»/¿¬¼ö±¸ ¿øÀÎÀç·Î 115) Âü¿©±â¾÷ : Á÷Á¢ 30°³ / °£Á¢ 10°³ ºÎ´ëÇà»ç : »çÁø ¹«·áÃÔ¿µ, À̷¼­ ÄÁ¼³ÆÃ, ÆÛ½º³ÎÄ÷¯, ÇÁ·¹µðÀú Ä«µå°Ë»ç µî Âü¿©¹æ¹ý : »çÀü Á¢¼ö ¹× À̷¼­ ÁöÂü 1:1 ÇöÀå¸éÁ¢ (À̷¼­ Çʼö) »çÀüÁ¢¼ö¹®ÀÇ : ¿¬¼ö±¸Ã» Ãë¾÷Á¤º¸¼¾ÅÍ ***-****-****~5-------------------------------------------------------------------<¸ðÁýºÎºÐ: ¿¬±¸°³¹ß> 1. Çϵå¿þ¾î ¼³°è (½ÅÀÔ/°æ·Â) -. ÇзÂ: Çлç ÀÌ»ó(Àü±âÀüÀÚ °ü·Ã Àü°øÀÚ) -. ¿ì´ë»çÇ×: µðÁöÅÐ/¾Æ³¯·Î±×/ÀÓº£µðµå HW ¼³°è ¹× FPGA Logic ¼³°è, Á¦ÀÛ, °ËÁõ °¡´ÉÀÚ2. ¿§Áö¿ë ¿µ»óÀνÄÀ» À§ÇÑ ÀΰøÁö´É H/W ¹× ¹ÝµµÃ¼ H/W °³¹ß (½ÅÀÔ/°æ·Â) -. ÇзÂ: Çлç ÀÌ»ó(ÀüÀÚ/Àü±â °ü·Ã Àü°øÀÚ, H/W ¹× FPGA ¼³°è °¡´ÉÇÑ ÀÚ) -. ¿ì´ë»çÇ×: °ü·Ã ¾÷¹« À¯°æÇèÀÚ 3. µðÁöÅÐ ½Åȣ󸮱âÆÇ SW(¿µ»óó¸® ¹× ¿î¿ë SW ¼³°è) (½ÅÀÔ/°æ·Â) -. ÇзÂ: Çлç ÀÌ»ó(ÀüÀÚ°øÇаú °ü·Ã Àü°øÀÚ) -. ¿ì´ë»çÇ×: °ü·Ã ¾÷¹« À¯°æÇèÀÚ4. Á¤·ù±â ¼ÒÇÁÆ®¿þ¾î ¼³°è (°æ·Â 5³â ÀÌ»ó) -. ÇзÂ: Çлç ÀÌ»ó(Àü±âÀüÀÚ°øÇаú °ü·Ã Àü°øÀÚ) -. ¿ì´ë»çÇ×: Visual C++, FPGA ¼³°è °¡´ÉÀÚ5. Àü¿ø°ø±Þ±â °³¹ß (½ÅÀÔ/°æ·Â) -. ÇзÂ: Çлç ÀÌ»ó(ÀüÀÚ°øÇаú °ü·Ã Àü°øÀÚ) -. ¿ì´ë»çÇ×: SMPS ¼³°è/°³¹ß °æÇèÀÚ

[±Ù¹«½Ã°£ ¹× ÇüÅÂ]
ÁÖ 5ÀÏ ±Ù¹«
(±Ù¹«½Ã°£) (¿ÀÀü) 9½Ã 00ºÐ ~ (¿ÀÈÄ) 6½Ã 00ºÐ
ÁÖ¼ÒÁ¤±Ù·Î½Ã°£ : 40½Ã°£


[±Þ¿©Á¶°Ç]
- ¿¬ºÀ 35000000¿ø ÀÌ»ó
- »ó¿©±Ý : 0% (¹Ì Æ÷ÇÔ)


[Àå¾ÖÀÎä¿ëÈñ¸Á¿©ºÎ]
ºñÈñ¸Á


[º´¿ªÆ¯·Ê]
- ºñÈñ¸Á