¸ðÁý±â°£ 2024.10.12 08:00 ~ 2024.10.30 23:00
¸ðÁýºÐ¾ß
Á¶Á÷ ¸ðÁýºÐ¾ß »ó¼¼ ³»¿ë Àü°ø ±Ù¹«Áö
°³¹ßºÎ¹® Mobile Á¦Ç° Analog Design ¡á Á÷¹«»ó¼¼
- Mobile Á¦Ç° °³¹ß Analog Design Engineer
- CMOS Amplifier / BGR, LDO, Bias / OSC / PLL / °í¼º´É AFE ¼³°è / ADC/DAC µî Mixed IP
- ESD Device & Protection Nerwork ¼³°è
¡á °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 3³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 1³â ÀÌ»ó
¡á ¿ì´ë»çÇ×
- Mobile D-IC ¼³°è °æÇèÀÚ
- ¿µ¾î/Áß±¹¾î ´ÉÅëÀÚ ÀüÀÚ/Àü±â ¼¿ïƯº°½Ã °³²±¸
Mobile Á¦Ç° Digital Design ¡á Á÷¹«»ó¼¼
- Digital RTL ¼³°è (Mobile Driver IC T-CON/ Interface IP ¹× ÈÁú IP ¼³°è) ¹× ÇÕ¼º
- Memory Controller ¼³°è (Flash, SRAM, DDR), External IF(SPI, I2C)
- System Level Architecture ¼³°è
¡á °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 3³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 1³â ÀÌ»ó
¡á ¿ì´ë»çÇ×
- Mobile D-IC ¼³°è °æÇèÀÚ
- ¿µ¾î/Áß±¹¾î ´ÉÅëÀÚ ÄÄÇ»ÅÍ
ÀüÀÚ/Àü±â ¼¿ïƯº°½Ã °³²±¸
Design Verification ¡á Á÷¹«»ó¼¼
- UVM(Universal Verification Methodology) À» È°¿ëÇÑ Digital IP ¼³°è °ËÁõ
- SystemVerilogÀ» È°¿ëÇÑ Assertion based Verification / Coverage Based Verification
- Display Driver IC / Gate Driver IC / VR / TCON Á¦Çıº¿¡ ´ëÇÑ ¼³°è °ËÁõ
- Real Number ModelingÀ» ÅëÇÑ AMS °ËÁõ
¡á °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 5³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 3³â ÀÌ»ó
¡á ¿ì´ë»çÇ×
- System Verilog ¹× UVM(Universal Verification Methodology) »ç¿ë °æÇèÀÚ
- C ¶Ç´Â Python Language È°¿ë ¿ì¼öÀÚ
- eDP, MIPI_DSI Protocol ¾÷¹« °æÇèÀÚ
- ¿µ¾î ´ÉÅëÀÚ ÀüÀÚ/Àü±â ¼¿ïƯº°½Ã °³²±¸
DDI Analog Design ¡á Á÷¹«»ó¼¼
- Amp, PHY, ADC/DAC, OSC/PLL, ESD µî
- Baseband Analog Design
(CMOS Amplifier / BGR, LDO, Bias / PHY, OSC/PLL / °í¼º´É AFE ¼³°è / ADC/DAC µî Mixed IP)
¡á °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 2³â ÀÌ»ó
¡á ¿ì´ë»çÇ×
- °øÁ¤/¼ÒÀÚ °ü·Ã °æÇè ¹× ÀÌ·Ð º¸À¯ÀÚ
- Cadence, Matlab µî ¼³°è/°ËÁõ Åø ´ÉÅëÀÚ
- ¿µ¾î/Áß±¹¾î ´ÉÅëÀÚ ÀüÀÚ/Àü±â ´ëÀü±¤¿ª½Ã À¯¼º±¸
¼¿ïƯº°½Ã °³²±¸
DDI Digital Design ¡á Á÷¹«»ó¼¼
- ±¹³»/ÇØ¿Ü ´ëÇü Source D-IC °³¹ß Project Management
- Display Driver IC ¼³°è ¹× °ËÁõ
- CMOS Analog Digital Mixed Design
- RTL Control Logic Design
- Analog Digital Mixed Simulation & Verification
¡á °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 2³â ÀÌ»ó
¡á ¿ì´ë»çÇ×
- DDI Á¦Ç° ¾ç»ê °æÇèÀÚ
- µðÁöÅРȸ·Î¼³°è °æÇèÀÚ
- Synthesis, STA °æÇèÀÚ
- Áß±¹¾î ´ÉÅëÀÚ ÀüÀÚ/Àü±â ´ëÀü±¤¿ª½Ã À¯¼º±¸
¼¿ïƯº°½Ã °³²±¸
PMIC Analog Design ¡á Á÷¹«»ó¼¼
- Power Management IC Design (Boost, Buck, Buck-Boost,, Charge Pump, LDO)
- LED Driver-IC Design (BLU, Mini-LED, Micro-LED, Automotive)
- Analog Circuit Design (Ampifier, BGR, Bias, OSC, ADC, DAC, ESD)
¡á °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 2³â ÀÌ»ó
¡á ¿ì´ë»çÇ×
- Display, Mobile, Automotive¿ë PMIC ¼³°è °æÇèÀÚ
- BCD °øÁ¤ÀÇ ³ôÀº ÀÌÇصµ º¸À¯ÀÚ ÀüÀÚ/Àü±â ´ëÀü±¤¿ª½Ã À¯¼º±¸
¼¿ïƯº°½Ã °³²±¸
T-Con Digital Design ¡á Á÷¹«»ó¼¼
1. TV Á¦Ç° (¼¿ïƯº°½Ã ¼Ãʱ¸)
- LPDDR4/5 PHY I/F ¼³°è
- PHY integration ¹× °ËÁõ
- DDR Controller ¼³°è
- LCD T-Con Top Architecture ¼³°è
- LCD T-Con RTL ¼³°è
2. IT Á¦Ç° (´ëÀü±¤¿ª½Ã À¯¼º±¸)
- Digital ȸ·Î ¼³°è
- LCD, OLED ÆгΠ±¸µ¿°ü·Ã µðÁöÅРȸ·Î ¼³°è
- Memory Interface/Controller (SRAM/DDR) ¼³°è
- FPGA Implementation
¡á °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 1³â ÀÌ»ó
¡á ¿ì´ë»çÇ×
1. TV Á¦Ç° (¼¿ïƯº°½Ã ¼Ãʱ¸)
- DDR Controller ¼³°è °æÇèÀÚ
- PHY ¼³°è ¹× °ËÁõ °æÇèÀÚ
- High speed I/F ¹× SerDes IP °ü·Ã °æÇèÀÚ
- LCD T-Con ¼³°è °æÇèÀÚ
- ASIC ¼³°è ¹× ¾ç»ê f/u °æÇèÀÚ
- MCU °ü·Ã logic ¹× architecure ¼³°è °æÇèÀÚ
- AMBA BUS ¹× I/F ¼³°è °æÇèÀÚ
2. IT Á¦Ç° (´ëÀü±¤¿ª½Ã À¯¼º±¸)
- T-Con Digital ȸ·Î ¼³°è °æÇèÀÚ
- Script language (python, tck/tck, perl) »ç¿ë °æÇèÀÚ
- FPGA °ËÁõ °æÇèÀÚ
- Verilog/System Verilog »ç¿ë ´É·Â ¿ì¼öÀÚ ÀüÀÚ/Àü±â ´ëÀü±¤¿ª½Ã À¯¼º±¸
¼¿ïƯº°½Ã °³²±¸
Physical Design ¡á Á÷¹«»ó¼¼
- Full Custom Layout
(1) DDI Layout
(2) Touch ROIC Layout
(3) High Speed interface IP Layout
- Digital Back-end & Digital Front-end
(1) Digital Back-end : Auto P&R ( INNOVUS / ICC2 ), Physical Verification (Calibre), Power Analysis (Redhawk / Voltus )
(2) Digital Front-end : Synthesis(Design Compiler / Genus), DFT(TestMax / Modus / Tessent), STA (PrimeTime / Tempus)
¡á °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 1³â ÀÌ»ó
¡á ¿ì´ë»çÇ×
- DFT ¾ç»ê °æÇèÀÚ
- FinFET °øÁ¤ °æÇèÀÚ
- IR-drop °æÇèÀÚ
- ¿µ¾î ´ÉÅëÀÚ ÀüÀÚ/Àü±â ´ëÀü±¤¿ª½Ã À¯¼º±¸
¼¿ïƯº°½Ã °³²±¸
¿¬±¸¼Ò Analog Design(¿¬±¸¼Ò) ¡á Á÷¹«»ó¼¼
- Amp, ADC/DAC, OSC/PLLµî
- Baseband Analog Design
(CMOS Amplifier / BGR, LDO, Bias / OSC/PLL / °í¼º´É AFE ¼³°è / ADC/DAC µî Mixed IP)
- Low power Design
(OSC, BGR, LDO, POR)
¡á °æ·Â ¿ä±¸»çÇ×
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 1³â ÀÌ»ó
¡á ¿ì´ë»çÇ×
- Cadence, Synopsys, Siemens Åø ¿ª·® º¸À¯ÀÚ
- ¿µ¾î ´ÉÅëÀÚ ÀüÀÚ/Àü±â ´ëÀü±¤¿ª½Ã À¯¼º±¸
Digital Design(¿¬±¸¼Ò) ¡á Á÷¹«»ó¼¼
- Digital ȸ·Î ¼³°è(ASIC / FPGA)
: High Speed Interface ¹× SERDES Digital IP ȸ·Î ¼³°è ¹× °ËÁõ (¿¹ : eDP, MIPI, VX1, CEDS µî)
: Digital IP ¼³°è (DSC, FEC, HDCPµî)
- FPGA¸¦ È°¿ëÇÑ IP ¼³°è ¹× °ËÁõ
: FPGA IP (GTX, SERDES, FPLL µî) È°¿ëÇÑ °í¼Ó ÀÎÅÍÆäÀ̽º ȸ·Î ¼³°è
- MCU Bus Architecutre ¹× Peripheral IP ¼³°è
¡á °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 1³â ÀÌ»ó
¡á ¿ì´ë»çÇ×
- ÀÎÅÍÆäÀ̽º Ç¥ÁØ ½ºÆå ¹× SerDes IP ¼³°è °æÇèÀÚ (¿¹ : eDP, MIPI, Vx1, BoW, UCIe)
- Display °ü·Ã ASIC IC °æÇèÀÚ (¿¹ : T-Con, Mobile Driver-IC, Source Driver IC ¾ç»ê °æÇèÀÚ)
- ¿µ¾î ´ÉÅëÀÚ ÀüÀÚ/Àü±â ´ëÀü±¤¿ª½Ã À¯¼º±¸
¼¿ïƯº°½Ã ¼Ãʱ¸
Design Methodology ¡á Á÷¹«»ó¼¼
- ¼³°è/°ËÁõ ¹æ¹ý·Ð °³¹ß ¹× Layout ¼³°è
(1) ¼³°è±â¼ú °³¹ß ¹× °ËÁõ ¹æ¹ý·Ð ¿¬±¸, ¼³°è ÀÚµ¿È Solution °³¹ß
(2) Physical Layout ¼³°è
- Design Flow Á¤¸³
(1) System ConceptºÎÅÍ Spec., Architecture, RTL/Citcuit Design, Synthesis, DFT, P&R/Layout,
Physical Verification ±×¸®°í DB Out±îÁöÀÇ Flow Á¤¸³
(2) ¼³°è ´Ü°èº° EDA (Electronic Design Automation) Tool ±¸Ãà ¹× ±â¼úÁö¿ø
Lint, Synthesis, DFT, STA, P&R, Circuit Schematic Design, Circuit Simulation, Full Custom Layout
IR Drop Check, Power Analysis, Parasitic Extraction, Physical Verification °ü·Ã Tool
¡á °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 2³â ÀÌ»ó
¡á ¿ì´ë»çÇ×
- Analog ¹× Digital ȸ·Î¼³°è °æÇèÀÚ
- Design Methodology / CAE ¼öÇà °æÇèÀÚ
- Cadence, Synopsys, Siemens Åø ¿ª·® º¸À¯ÀÚ
- ¿µ¾î ´ÉÅëÀÚ ÀüÀÚ/Àü±â ´ëÀü±¤¿ª½Ã À¯¼º±¸
¼¿ïƯº°½Ã ¼Ãʱ¸
Computer-Aided Engineering ¡á Á÷¹«»ó¼¼
- Ansys Fluent, Siemens FLOEFD ±â¹ÝÀÇ CFD ¸ðµ¨¸µ / Simulation °á°ú ºÐ¼®
- Package Warpage, ±¸Á¶, ¿À¯µ¿ ¸ðµ¨¸µ / Simulation °á°ú ºÐ¼®
- Ansys SI/HFSS¸¦ È°¿ëÇÑ °í¼Ó Signal ¸ðµ¨¸µ/ Simulation °á°ú ºÐ¼®
- DDR Memory Signal Simulation °á°ú ºÐ¼®
- Package PDN Simulation °á°ú ºÐ¼®
¡á °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 3³â ÀÌ»ó
¡á ¿ì´ë»çÇ×
- Ansys, Siemens Simulation Tool °æÇèÀÚ
- Package ±¸Á¶/º¯Çü/¹æ¿ °ü·Ã Simulation °æÇèÀÚ ÀÌ°ø±âŸ
ÄÄÇ»ÅÍ
ÀüÀÚ/Àü±â ´ëÀü±¤¿ª½Ã À¯¼º±¸
¼¿ïƯº°½Ã ¼Ãʱ¸
Physical Design ¡á Á÷¹«»ó¼¼
- ESD/EOS Design Review & Verification
- Failure Analysis
- ESD Protection Network (Schematic) Design
- I/O ESD Protection Layout
¡á °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 3³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 2³â ÀÌ»ó
¡á ¿ì´ë»çÇ×
- I/O ȸ·Î¼³°è °æÇèÀÚ
- ¹ÝµµÃ¼ °øÁ¤/¼ÒÀÚ °ü·Ã °æÇè ¹× ÀÌ·Ð º¸À¯ÀÚ
- "PERC" Rule °ü·Ã °æÇèÀÚ ÀüÀÚ/Àü±â ´ëÀü±¤¿ª½Ã À¯¼º±¸
¼¿ïƯº°½Ã ¼Ãʱ¸
Software ¡á Á÷¹«»ó¼¼
- ºôµå ½Ã½ºÅÛ ±¸Ãà, Çù¾÷ ½Ã½ºÅÛ ±¸Ãà µî °³¹ß ÀÎÇÁ¶ó ±¸Ãà
- CI/CD ÆÄÀÌÇÁ¶óÀÎ ±¸Ãà ¹× ÀÚµ¿È Àû¿ë
- ÄÚµå Ç°Áú °³¼± ±â¼ú µµÀÔ/Àû¿ë
- °³¹ß ½Ã½ºÅÛ À¯Áö º¸¼ö
¡á °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 2³â ÀÌ»ó
¡á ¿ì´ë»çÇ×
- °³¹ß ÀÎÇÁ¶ó ±¸Ãà ¹× °ü¸® °æÇèÀÚ
- SW Engineering °æÇè ¹× ÀÌ·Ð º¸À¯ÀÚ
- Embedded SW °³¹ß °æÇèÀÚ ÄÄÇ»ÅÍ ¼¿ïƯº°½Ã ¼Ãʱ¸
MCU MCU Digital Design ¡á Á÷¹«»ó¼¼
- Designing and developing digital IP/Integrated Circuit for Consumer and Automotive MCU.
: System Architecture, Digital TOP, IP Design & Verification
: CPU Core(ARM Cortex-M Series/RISC-V), Bus Matix, Memory Controller, Peripherals, CAN/LIN Controller
: Display System (Display Engine, LCD Interface)
¡á °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 5³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 2³â ÀÌ»ó
¡á ¿ì´ë»çÇ×
- Safety IP Design for automotive MCU
- Functional Safety related verification and document development
- Understanding Place & Routing process
- Ph.D Degree
- Fluent in English conversation ÀüÀÚ/Àü±â ¼¿ïƯº°½Ã °³²±¸
Algorithm ¡á Á÷¹«»ó¼¼
- Developing motor control algorithm
: Stepping/DC/BLDC motor control
: Control algorithm (PID, Vector control)
: Motor control system modeling
: Digital signal processing and design filter
¡á °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 5³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 2³â ÀÌ»ó
¡á ¿ì´ë»çÇ×
- Functional Safety related verification and document development'
- Ph.D Degree
- Fluent in English conversation ÄÄÇ»ÅÍ
±â°è
ÀüÀÚ/Àü±â ¼¿ïƯº°½Ã °³²±¸
¹æ¿/¼¼¶ó¹Í±âÆÇ ¼±Çà±â¼ú ¡á Á÷¹«»ó¼¼
- ¿/À¯Ã¼ Çؼ®À» ÅëÇÑ ¹æ¿ ¼³°è ¹× °³¹ß Àü¹®°¡
(1) Vapor Chamber ¼³°è ¹× °³¹ß
(2) ¹ÝµµÃ¼ Ĩ Lid ¼³°è ¹× °³¹ß
¡á °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)¼³°è ¹× °³¹ß °æ·Â 3³â ÀÌ»ó
¡á ¿ì´ë»çÇ×
- °í°´´ëÀÀ ¾÷¹« °æÇèÀÚ
- ¿µ¾î ´ÉÅëÀÚ ÀÌ°ø±âŸ
ÀüÀÚ/Àü±â °æ±âµµ ½ÃÈï½Ã
±â¼ú°³¹ß ¡á Á÷¹«»ó¼¼
- °í°´»ç µµ¸é Çؼ® ¹× °ü¸®
- CAD ¹× CAM Program Editing ´É·Â ¿ì¼öÀÚ (CAM350 etc.)
¡á °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 7³â ÀÌ»ó
¡á ¿ì´ë»çÇ×
- ÀÚµ¿Â÷ ºÎÇ° Á¦Á¶ °æÇèÀÚ
- ¹æ¿±âÆÇ ¹× PCB ¼³°èµµ¸é ¾÷¹« °æÇèÀÚ
- ¿µ¾î/ÀϺ»¾î ´ÉÅëÀÚ »ê°ø/½Ã½ºÅÛ
±â°è
ÀüÀÚ/Àü±â °æ±âµµ ½ÃÈï½Ã
°³¹ß ¡á Á÷¹«»ó¼¼
- ÀÚµ¿Â÷ ºÎÇ° ¼³ºñ ¹× Àåºñ AI Software °³¹ß
- µö·¯´×(Deep-Learning) AI ºñÀü ¿Ü°ü°Ë»ç °³¹ß
¡á °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 5³â ÀÌ»ó
¡á ¿ì´ë»çÇ×
- ¹æ¿±âÆÇ ¹× PCB °ü·Ã AOI µö·¯´× °³¹ß °æÇèÀÚ »ê°ø/½Ã½ºÅÛ
±â°è
ÀüÀÚ/Àü±â °æ±âµµ ½ÃÈï½Ã
¿¡Äª ¡á Á÷¹«»ó¼¼
- Cu ½À½Ä¿¡Äª, Ag ¹«ÀüÇصµ±Ý À¯°æÇèÀÚ
- ¿¡Äª°øÁ¤ Àüü °øÁ¤°ü¸® ¹× ¼³ºñÅõÀÚ ¹× ¼³ºñÁ¶°Ç
¡á °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 5³â ÀÌ»ó
¡á ¿ì´ë»çÇ×
- PCB, lead framµî Cu ¿¡Äª Àü¹Ý °øÁ¤ °æÇèÀÚ »ê°ø/½Ã½ºÅÛ
±â°è
ÀüÀÚ/Àü±â °æ±âµµ ½ÃÈï½Ã
»ý»ê°ü¸®±âȹ ¡á Á÷¹«»ó¼¼
1. »ý»ê ±âȹ / ¿î¿µ
- »ý»ê°èȹ ¼ö¸³, ÀÚÀç ¼ö±Þ °ü¸®, ¿ø°¡°ü¸®¸¦ ÅëÇÑ »ý»ê¼º Çâ»ó
- Á¦Ç°º° »ý»ê ±âȹ, Áøµµ °ü¸®
- ÀÎÀû°ü¸®¸¦ ÅëÇÑ È¿À²Àû ÀÚ¿ø ¹èÄ¡ ¹× ¿î¿ë
2. ½Ã½ºÅÛ ±â¹Ý »ý»êü°è ±¸Ãà
- »ý»ê ¹× Àüü ½ºÄÉÁì °ü¸®¸¦ ÅëÇÑ »ý»ê¼º Çâ»ó
- ¹ÝµµÃ¼, PCB µî »ý»ê¶óÀο¡ ÃÖÀûÈµÈ SCM ¿î¿µ ¹× °³¼±
- SAP, MES ±¸ÃàÀ» ÅëÇÑ »ý»ê Process °³¼± ¹× ÃÖÀûÈ
¡á °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
¡á ¿ì´ë»çÇ×
- SAP, MES »ç¿ë ¶Ç´Â Set-up °æÇèÀÚ ÀÌ°ø±âŸ °æ±âµµ ½ÃÈï½Ã
°æ¿µÀü·« ¡á Á÷¹«»ó¼¼
- »ç¾÷Àü·« ¼ö¸³ ¹× °ü·Ã Action Item °ü¸®
- BSC°ü¸® ¹× KPI ¼ö¸³/Æò°¡
- ½Å»ç¾÷ ¹ß±¼ ÇÁ·Î¼¼½º ¼öÇà
- ½Å»ç¾÷ »ç¾÷°¡Ä¡ Æò°¡ ¼öÇà
¡á °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 10³â ÀÌ»ó
¡á ¿ì´ë»çÇ×
- ÀÚµ¿Â÷ ¿Ï¼ºÂ÷ ¾÷ü ¶Ç´Â ÀÚµ¿Â÷ ºÎÇ° ¸ÞÀÌÀú 1Â÷»ç °æ·ÂÀÚ
- ÆÄ¿ö¸ðµâ ¹× ±âÆÇ ºÎÇ° °ü·Ã ¾÷ü °æ·ÂÀÚ
- Microsoft Office È°¿ë ¿ì¼öÀÚ
- Àç·á°øÇÐ/ÀüÀÚ°øÇÐ Àü°øÀÚ
- °ÇÑ Ã¥ÀÓ°¨°ú ´Éµ¿Àû ÀÚ¼¼¸¦ °¡Áø ÀÚ Àü°ø ¹«°ü °æ±âµµ ½ÃÈï½Ã
Power Electronics Power Architect ¡á Á÷¹«»ó¼¼
- SiC MOSFET ¼ÒÀÚ°³¹ßÇÁ·ÎÁ§Æ® °ü¸®
- Àü·Â¹ÝµµÃ¼ ¼³°è ¹× °³¹ß¿¡ ´ëÇÑ ±â¼ú ¹æÇ⼺ °ËÅä
- Àü·Â¹ÝµµÃ¼ ÃֽŠ±â¼ú µ¿Çâ ¹× ½ÃÀå ¿ä±¸ ºÐ¼®
- Á¦Ç° Ç°Áú ±âÁØ ¹× ±ÔÁ¦ ¿ä±¸»çÇ× °ü¸®
- Å×½ºÆ® ¹× °ËÁõ ÀýÂ÷ °ü¸®
¡á °æ·Â ¿ä±¸»çÇ×
- Àü·Â¹ÝµµÃ¼ ¼³°è ¶Ç´Â °øÁ¤°³¹ß ½Ç¹« °æ·Â 10³â ÀÌ»ó
¡á ¿ì´ë»çÇ×
- ¿µ¾î/Áß±¹¾î ´ÉÅëÀÚ
- SiC MOSFET °øÁ¤°³¹ß ¶Ç´Â ¼ÒÀÚ¼³°è ¾÷¹« °æÇèÀÚ
- Àü·Â¹ÝµµÃ¼ °ü·Ã ¹Ú»çÇÐÀ§ ¼ÒÁöÀÚ
- ¹ÝµµÃ¼ Foundry ¹× OSAT °³¹ß Çù¾÷ °æÇèÀÚ
- TCAD »ç¿ë °æÇèÀÚ
- ÆÀÀå ¶Ç´Â ¸®´õ½Ê 3³â ÀÌ»ó °æÇèÀÚ ±Ý¼Ó/Àç·á
ÀüÀÚ/Àü±â ¼¿ïƯº°½Ã °³²±¸
Àü»ç »óÇ°±âȹ ¡á Á÷¹«»ó¼¼
- ½Å±Ô »ç¾÷±âȸ ¹ß±¼À» À§ÇÑ ½ÃÀå ¹× Á¦Ç° ºÐ¼®(¹ÝµµÃ¼ ½Å±Ô ±â¼ú Æ®·»µå ºÐ¼® ¹× ¼ö¿ä °ËÅä, °í°´ ´ÏÁî ºÐ¼®À» ÅëÇÑ Á¦Ç°¡¤±â¼ú ¹æÇ⼺ µµÃâ)
- 3C ºÐ¼®À» ÅëÇÑ PRM ¼ö¸³ ¹× ¹ßÇà(°í°´/°æÀï»ç/ÀÚ»ç ºÐ¼®À» ÅëÇØ Àü»ç ¿µ¾÷/°³¹ß ¹æÇâ ¼ö¸³)
- Á¦Ç° °³¹ß ÁøÇàÀ» À§ÇÑ ¿ø°¡ ¹× »ç¾÷¼º ºÐ¼®
- °í°´ ´ëÀÀ, ÀÚ»ç Á¦Ç° ¡¤ ±â¼ú ÇÁ·Î¸ð¼Ç, RFQ ÀÚ·á ÀÛ¼º, Ç°Áú Audit Áغñ
¡á °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 3³â ÀÌ»ó
¡á ¿ì´ë»çÇ×
- ½Ã½ºÅÛ ¼³°è °æÇè ¶Ç´Â ºÐ¼® ¿ª·® º¸À¯ÀÚ
- ¿µ¾î/Áß±¹¾î/ÀϺ»¾î ´ÉÅëÀÚ ÀüÀÚ/Àü±â ¼¿ïƯº°½Ã °³²±¸
IT ¡á Á÷¹«»ó¼¼
- IT ±âȹ : ISP(IT Strategy Planning), IT Master Plan ¼ö¸³, ÇÁ·ÎÁ§Æ® °ü¸® µî
- PI(Process Innovation) Àü·« ¼ö¸³ ¹× ÃßÁø : SCM, FCM, R&D ¿µ¿ª ÃֽŠDisital ±â¼úÀ» È°¿ëÇÑ ¾÷¹« °³¼±, ¾÷¹« Process ºÐ¼® ¹× °³¼±¹æ¾È µµÃâ
- ½Ã½ºÅÛ ±¸Ãà/¿î¿µ : ERP(SAP), MES, SCM µî
- ´Ù¾çÇÑ ºÎ¼¿ÍÀÇ Çù¾÷À» ÅëÇÑ ÇÁ·ÎÁ§Æ® °ü¸®
¡á °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 1³â ÀÌ»ó
¡á ¿ì´ë»çÇ×
- ERP(SAP), MES, SCM °ü·Ã ÇÁ·ÎÁ§Æ® ±¸Ãà(SI)/¿î¿µ(SM)/È°¿ë(Çö¾÷) °æÇèÀÚ
- ÇÁ·ÎÁ§Æ® ±âȹ ¹× °ü¸® °æÇèÀÚ
- IT ±âȹ °æÇèÀÚ Àü°ø ¹«°ü ¼¿ïƯº°½Ã ¼Ãʱ¸