[Á÷¹«³»¿ë]
´ã´ç¾÷¹«
- µð½ºÇ÷¹ÀÌ ÆгΠÅ×½ºÆ® Àåºñ ¹× FPGA º¸µå °³¹ß (LGD Çù·Â¾÷ü)
- µð½ºÇ÷¹ÀÌ ÆгΠÅ×½ºÆ®¸¦ À§ÇÑ ÆÐÅÏ Á¦³Ê·¹ÀÌÅÍÀÇ FPGA RTL ¹× Æß¿þ¾î °³¹ß
- FPGA RTL ÄÚµù ¼³°è (Verilog/VHDL)
- ÀÓº£µðµå Æß¿þ¾î ÄÚµù ¼³°è(C, C++)

Áö¿øÀÚ°Ý
- Çз ¹«°ü
- °æ·Â ¹«°ü / Á¹¾÷¿¹Á¤ÀÚ Áö¿ø °¡´É
(½ÅÀÔÀÇ °æ¿ì Æ÷Æ®Æú¸®¿À Á¦Ãâ)

¿ì´ë»çÇ×
- Xilinx FPGA »ç¿ë °æÇèÀÚ ¿ì´ë (DDR3/4, AXI bus, VDMA µî)
- Xilinx Microblaze, ZYNQ µî À¯»ç MCU »ç¿ë °æÇèÀÚ ¿ì´ë
- µð½ºÇ÷¹ÀÌ ÀÎÅÍÆäÀ̽º ¹× µðÁöÅÐ ¿µ»óó¸® °æÇèÀÚ ¿ì´ë(MIPI, RGB, LVDS, Displayport µî)
- À¯»ç¾÷°è °æ·ÂÀÚ ¿ì´ë
- Àü¹®¿¬±¸¿ä¿ø(º´¿ªÆ¯·Ê) °¡´É

[±Ù¹«½Ã°£ ¹× ÇüÅÂ]
ÁÖ 5ÀÏ ±Ù¹«
(±Ù¹«½Ã°£) (¿ÀÀü) 9½Ã 00ºÐ ~ (¿ÀÈÄ) 6½Ã 00ºÐ
ÁÖ¼ÒÁ¤±Ù·Î½Ã°£ : 40½Ã°£


[±Þ¿©Á¶°Ç]
- ¿¬ºÀ 34000000¿ø ÀÌ»ó
- »ó¿©±Ý : 100% (¹Ì Æ÷ÇÔ)


[Àå¾ÖÀÎä¿ëÈñ¸Á¿©ºÎ]
ºñÈñ¸Á


[º´¿ªÆ¯·Ê]
Èñ¸Á( - Çö¿ªÀÔ¿µ´ë»óÀÚ / °øÀͱٹ«¿ä¿ø )