[Áß°ß ±â¾÷ / ÀÚµ¿È ¼Ö·ç¼Ç 1À§ ±â¾÷ /¸ÅÃâ 2,000¾ï ] ¿¬±¸¿ø / °³¹ßÀÚ
1. ä¿ë»ç : (ÁÖ) ¿ÀÅä´Ð½º / ¸ÅÃâ¾× 2,500¾ï
2. ±Ù¹«Áö : ¼¿ï °¼±¸ ¸¶°îÁö±¸ ¿ÀÅä´Ð½º R&D ¼¾ÅÍ
3. ä¿ë ÇüÅ : Á¤±ÔÁ÷
4. ó¿ì Á¶°Ç : ±âÁ¸ ¿¬ºÀ ÀÌ»ó
5. Æ÷Áö¼Ç : ¾Æ·¡ 2 Æ÷Áö¼Ç Áß ¼±ÅÃÇÏ½Ã¸é µË´Ï´Ù. (º¹¼ö Áö¿øµµ °¡´É)
(°ü·Ã ¿µ»ó KBS ÃëÀç ) https://youtu.be/kC8NfpmGT0Y?si=_HY49wD0oq88V-Ei
Position 1 : FW (FPGA_Ä«¸Þ¶ó)
- ½º¸¶Æ®Ä«¸Þ¶ó / ¹ÙÄÚµå ¸®´õ / 3D ¼¾¼ °³¹ß
- FPGA Image Signal Processing (ISP) ±¸Çö
- °í»ç¾ç FPGA VHDL / Verilog ¼³°è
[¿ì´ë »çÇ×]
- FPGA±â¹Ý ºñÀü ¾Ë°í¸®Áò Logic ¼³°è °æ·ÂÀÚ
- À̹ÌÁö ¼¾¼ ISP ¹× ÈÁú °³¼± ·ÎÁ÷ ¼³°è °æÇèÀÚ
- CXP, PCIe, SERDES µî °í¼Ó ÀÎÅÍÆäÀ̽º ¼³°è °æÇèÀÚ
- DDR, eMMC, uSD µî ¸Þ¸ð¸® I/F ¼³°è °æÇèÀÚ
- Verilog-HDL or VHDL ÄÚµù ´É¼÷ÀÚ
Position 2 : FW DSP / Leader ±Þ
DSP(Digital Signal Processing) »ê¾÷¿ë ½º¸¶Æ® ¼¾¼ °³¹ß
- 16/32bit MCU / FPGA / CPU F/W °³¹ß
- ÀÓº£µðµå OS ±â¹Ý F/W °³¹ß (C, C++)
- °í¼Ó µðÁöÅÐ Á¦¾î DSP ÇÁ·Î±×·¡¹Ö ¹× ¾Ë°í¸®Áò ¼³°è
[±Ù¹« ÇüÅÂ] Á¤±ÔÁ÷
[ÀÚ°Ý Á¶°Ç ] ¼ºº°,³ªÀÌ,Àü°ø,°æ·Â ¿¬¼ö ¹«°ü)
[±Ù¹«Áö]
¼¿ï °¼±¸ ¸¶°îÁö±¸ R&D ¼¾ÅÍ (ÀÚ»ç °Ç¹°·Î ÃâÅð±Ù ÁÖÂ÷ °¡´É)
[ó¿ì] ±âÁ¸ ¿¬ºÀ ÀÌ»ó
[Á¢¼ö]
-ÀÎÄí·çÆ® ¹× E-mail Á¢¼ö (ÀÚÀ¯ ¾ç½Ä)