¤± Design Verification(¼³°è°ËÁõ) °æ·Â»ç¿ø ¸ðÁý ¤±
* ÀÚ°Ý¿ä°Ç
1) ´ëÁ¹·Î Design Verification(¼³°è°ËÁõ) °æ·Â 5³â ÀÌ»ó ÀÖÀ¸½Å ºÐ
(ÇÐ»ç °æ·Â 5³â ÀÌ»ó, ¼®»ç °æ·Â 3³â ÀÌ»ó)
2) ÀüÀÚ/Àü±â°øÇÐ Àü°øÇϽŠºÐ
3) System Verilog ¹×
UVM(Universal Verification Methodology) »ç¿ë °æÇè ÀÖÀ¸½Å ºÐ
4) C ¶Ç´Â
Python Language È°¿ë ¿ì¼öÇϽŠºÐ ¿ì´ë
5) eDP, MIPI_DSI Protocol ¾÷¹« °æÇè ÀÖÀ¸½Å ºÐ ¿ì´ë
6) ¿µ¾î ´ÉÅëÇϽŠºÐ ¿ì´ë
7) ¾Æ·¡ ºÎ¿©¾÷¹« ¼öÇà °¡´ÉÇϽŠºÐ
* ºÎ¿©¾÷¹«
1) UVM(Universal Verification
Methodology)À» È°¿ëÇÑ Digital IP ¼³°è °ËÁõ
2) System
Verilog¸¦ È°¿ëÇÑ Assertion based Verification / Coverage Based Verification
3)
Display Driver IC / Gate Driver IC / VR / TCON Á¦Ç°±º¿¡
´ëÇÑ ¼³°è °ËÁõ
4)
Real Number ModelingÀ» ÅëÇÑ AMS °ËÁõ
* ä¿ëÁ÷±Þ
- ´ë¸®±Þ~°ú(Â÷)Àå±Þ
* ±Ù¹«Áö
- ¼¿ï °³²±¸ (Àüö¿ª ±Ùó)
* Á¦Ãâ¼·ù
1) À̷¼(°æ·Â±â¼ú¼ ¹× ÀÚ±â¼Ò°³¼ Æ÷ÇÔ)
ÀÚÀ¯¾ç½ÄÀ¸·Î ÀÛ¼ºÇÏ¿© À̸ÞÀÏ ¼ÛºÎ
(À̷¼¿¡ ¿¬¶ôó, ÇöÀ翬ºÀ, Èñ¸Á¿¬ºÀ ±âÀç)
2) À̸ÞÀÏ Àü¼Û½Ã À̷¼ Á¦¸ñÀ» " ¼³°è°ËÁõ -¼º¸íooo" À¸·Î ±âÀç ¿ä¸Á
* ÀüÇü¹æ¹ý
- ¼·ùÀüÇü ¢º ¸éÁ¢ÀüÇü ¢º ¿¬ºÀÇù»ó
* Á¦Ãâ¹æ¹ý ¹× Á¦Ãâ±â°£
1) Á¦Ãâ¹æ¹ý : Áö¿ø¼·ù¸¦ À̸ÞÀÏ Á¢¼ö
2) Á¦Ãâ±â°£ : 2024.11.18(¿ù)~ä¿ë
½Ã±îÁö
* ó¿ì
1) ¿¬ºÀ : ¸éÁ¢ÇÕ°Ý ½Ã °æ·Â»çÇ× °¨¾ÈÇÏ¿© ÃÖÀûÀÇ ¿¬ºÀ °áÁ¤
2) º¹¸®ÈÄ»ý : Á¦¹Ý ÁÁÀº º¹¸®ÈÄ»ý Àû¿ë
* ¹®ÀÇ»çÇ×
1) ´ã´çÀÚ : HR¸ÇÆÄ¿ö±×·ì ÄÁ¼³ÅÏÆ® ±èÇö¿ì ÀÌ»ç
(ÀüÈ : ***-****-****, À̸ÞÀÏ : ******@*******.***)
2) ±Ã±ÝÇÑ »çÇ× ÀÖÀ¸½Ã¸é ¿¬¶ô ¹Ù¶ø´Ï´Ù.