¹ÝµµÃ¼ SoC IP Verification Engineer

¢Ã ȸ»ç¼Ò°³
   -5³â¾÷·Â ¸ÂÃãÇü ¹ÝµµÃ¼ Àü¹®±â¾÷ (¹ÝµµÃ¼ ¼³°è ¹× ºñ¸Þ¸ð¸®¿ë Á¦Á¶±â¾÷) / 100¸í ÀÌ»ó±Ô¸ðÀ̸ç È®½ÇÇÑ ±â¼ú·Â È®º¸
   - Â÷º°È­µÈ ¹ÝµµÃ¼ µðÀÚÀÎ ¼Ö·ç¼Ç ÆÄÆ®³Ê·Î¼­ Çõ½ÅÀû µðÀÚÀÎ Ç÷¡Æû ±â¾÷
   - ÃÖ±Ù 1000¾ï ÀÌ»ó ÅõÀÚ À¯Ä¡ (¹ÝµµÃ¼ ½´ÆÛȣȲÀ¸·Î Æø¹ßÀû ¼ºÀå °¡´É ±â¾÷)
   - °æ±âµµ ºÐ´ç ¾ßž ±Ù¹«

¢Ã Æ÷Áö¼Ç
SoC/IP Verification Engineer
   - °ËÁõ ¿£Áö´Ï¾î·Î¼­ IP ¹× SoC °ËÁõ Àü·« ¼ö¸³, Á¤ÀÇ, ±¸Çö ¹× ½ÇÇà¿¡ Âü¿©ÇÒ »Ó¸¸ ¾Æ´Ï¶ó °ËÁõ °á°ú Ç°Áú ºÐ¼®¿¡ ÇÙ½É Âü¿©.
   - ÀÌ ¿ªÈ°ÀÇ ¸ñÀûÀº °á°ú¹°ÀÎ ½Ç¸®ÄÜÀÌ ¹®Á¦¾øÀÌ µ¿ÀÛÇÒ ¼ö ÀÖµµ·Ï ¼³°èµÇÁö È®ÀÎ.
µû¶ó¼­ ¼³°è ¿ä±¸»çÇ×°ú ¼³°è °á°ú¹°À» ÀÌÇØÇÒ ¼ö ÀÖ¾î¾ßÇÏ°í ¾î¶»°Ô È®ÀÎÇÒ ¼ö ÀÖ´ÂÁö °ËÁõ ¹æ¹ýÀ» ¼³°èÇÏ°í ½ÇÇàÇÒ ¼ö ÀÖ¾î¾ß ÇÔ.
   - ÀÛ¾÷ÇÑ °á°ú¹°À» Àç»ç¿ë ÇÒ ¼ö ÀÖµµ·Ï ÇÏ´Â ¹æ¹ý·ÐÀ» ±¸Ãà.

¢Ã ÁÖ¿ä¾÷¹«
   - ±¤¹üÀ§ÇÑ ÇÁ·Î¼¼¼­ ¹× IP/SoC ¼³°è¿¡ Àû¿ë °¡´ÉÇÑ Å×½ºÆ® ¹æ¹ý·ÐÀ» ½Äº°ÇÏ°í Àû¿ë ¹× ¼öÇà ÇÕ´Ï´Ù.
   - Å×½ºÆ® ½ÇÆÐ µð¹ö±×¸¦ ¼öÇàÇÏ¿© ¼³°è ¿À·ù ½Äº°ÇÕ´Ï´Ù.
   - ¼³°è ¿£Áö´Ï¾î¿Í ±ä¹ÐÈ÷ Çù·ÂÇÏ¿© ¼³°è ¿À·ù ÇØ°áÇÕ´Ï´Ù.
   - ¾ÆÅ°ÅØó ¼öÁØ¿¡¼­ ¸ÂÃãÇü ¸¶ÀÌÅ©·ÎÇÁ·Î¼¼¼­ ¹× SoC ¼³°è ÀÌÇØ ¹× À̸¦ ¹ÙÅÁÀ¸·Î ¼³°è¿¡ ´ëÇÑ È¿°úÀûÀÎ °ËÁõ Àü·« ±¸»óÇÕ´Ï´Ù.
   - ¼³°è ±â´É ¿ì¼± ¼øÀ§, ÀáÀç °í°´ ¿µÇâ, Ä¿¹ö¸®Áö ¸ÞÆ®¸¯ »ý¼º ¹× ÃøÁ¤ °¡´É¼º µî°ú °°Àº ¹®Á¦¸¦ °í·ÁÇÏ¿© °ËÁõ Àü·« ü°èÈ­¸¦ À§ÇÑ Å×½ºÆ® °èȹ ¼ö¸³ÇÕ´Ï´Ù.
   - °ËÁõ Àü·«À» ½ÇÇàÇϱâ À§ÇÑ Å×½ºÆ® µµ±¸ ¸ðÀ½(ÇÊ¿ä¿¡ µû¶ó UVM, C ¶Ç´Â ±âŸ) Á¦ÀÛÇÕ´Ï´Ù.
   - ÀÌ·¯ÇÑ Å×½ºÆ® ½ºÀ§Æ®(½ºÅ©¸³ÆÃ, Makefile µî)ÀÇ ½ÇÇàÀ» ÁÖµµÇÕ´Ï´Ù.
   - Å×½ºÆ® ½ÇÆп¡ ´ëÇÑ RTL ¶Ç´Â »óÀ§ ¼öÁØ µð¹ö±×¸¦ Æ÷ÇÔÇÑ Å×½ºÆ® °á°ú ºÐ¼®ÇÕ´Ï´Ù.

¢Ã ÁÖ¿äÃ¥ÀÓ
   - ¿ä±¸»çÇ×°ú ¼³°è °á°ú¹°(IP ¶Ç´Â SoC)À» ÀÌÇØÇÏ°í, ¼³°è °á°ú¹°ÀÌ ¿ä±¸»çÇ×À» ¸¸Á·ÇÏ°í ÀÖ´ÂÁö °ËÁõÀ» ÅëÇØ Áõ¸íÇÒ ¼ö ÀÖÀ½
   - °ËÁõ ³»¿ëÀÇ ¿Ï¼ºµµ ¹× ¿Ï·á ¿©ºÎ¸¦ ÆÇ´ÜÇÏ°í ¼³¸íÇÒ ¼ö ÀÖÀ½
   - °ËÁõ °úÁ¤¿¡¼­ ¹ß°ßµÈ ¼³°è °á°ú¹°ÀÇ ¹®Á¦Á¡À» ºÐ¼®ÇÏ°í ¼³¸íÇÒ ¼ö ÀÖÀ½

¢Ã ÀÚ°Ý¿ä°Ç
   - Ç¥ÁØ °ËÁõ µµ±¸ ¹× ¹æ¹ý·Ð(UVM, Verdi/DVE, Verilog, Makefiles, ½ºÅ©¸³Æà ¾ð¾î µî)¿¡ ´ëÇÑ 3 ³â ÀÌ»óÀÇ °æÇè
   - BUS(ƯÈ÷ AMBA)¿¡ ´ëÇÑ ÀÌÇØ
   - ÇÁ·Î¼¼¼­, SoC ¾ÆÅ°ÅØÃÄ¿¡ ´ëÇÑ ÀÌÇØ
   - Verilog/System Verilog, ´Ù¾çÇÑ °ËÁõ µµ±¸(VCS, Xcelium, Questa, Verdi µî)¸¦ »ç¿ëÇÑ µðÁöÅÐ ½Ã¹Ä·¹ÀÌ¼Ç ¹× µð¹ö±×¿¡ ´ëÇÑ Áö½Ä
   - ¼³°è¾ð¾î ¹× ÇÁ·Î±×·¡¹Ö¾ð¾î¿Í ¹æ¹ý·Ð¿¡ ´ëÇÑ ±âº»Áö½Ä (Verilog, C/C++, OOP, Design Pattern)
   - ³ôÀº ¼öÁØÀÇ °ËÁõ È帧 ¹æ¹ý·Ð(Å×½ºÆ® °èȹ »ý¼º, Å×½ºÆ® »ý¼º, ½ÇÆÐ ºÐ¼®, ÄÚµå Ä¿¹ö¸®Áö, Ä¿¹ö¸®Áö Á¾·á±îÁöÀÇ ¹Ýº¹)¿¡ ´ëÇÑ ÀÌÇØ
   - IP ¶Ç´Â ƯÁ¤ ±Ô¾àÀÇ datasheet ¸¦ Àаí ÀÌÇØÇÒ ¼ö ÀÖÀ¸¸ç, ¼³°è°á°ú¹°ÀÇ °ËÁõ ¿Ï·á¸¦ ´Þ¼ºÇϱâ À§ÇÑ È¿À²ÀûÀÎ ¹æ¹ýÀ» ã°í ÇöÀç °ËÁõ »óŸ¦ È¿°úÀûÀ¸·Î Æò°¡ÇÏ´Â ´É·Â
   - Makefile, Shell, Python µîÀ» È°¿ëÇÏ¿© ¾÷¹«¸¦ ½ºÅ©¸³Æ®È­ ÇÏ´Â ´É·Â
   - ÀüÀÚ °øÇÐ, ÄÄÇ»ÅÍ ¾ÆÅ°ÅØó ¶Ç´Â ÄÄÇ»ÅÍ °úÇÐ ºÐ¾ßÀÇ ¹Ú»ç ¶Ç´Â ¼®»ç ÇÐÀ§ ¿ì´ë
   - Á÷Á¢ °ËÁõ ȯ°æÀ» ±¸Ãà °æÇè ¿ì´ë
   - Á¤Àû °ËÁõ µµ±¸ °æÇè ¿ì´ë
   - Github/GitLab, JIRA, Confluence ¸¦ »ç¿ëÇÑ ÆÀÀÛ¾÷ °æÇè ¿ì´ë
   - °ü·Ã °æ·Â 5 ³â ÀÌ»óÀÚ ¿ì´ë

¢Ã Á¢¼ö¹æ¹ý
    1. À̷¼­(»çÁø÷ºÎ / ¿¬¶ôó ¹× Èñ¸Á ¿¬ºÀ±âÀç)
    2. ÀÚ±â(°æ·Â)¼Ò°³¼­(±Ù¹«È¸»ç ¼Ò°³ ¹× ÁÖ¿ä °æ·Â¾÷¹« À§ÁÖ·Î ±âÀç)
    3. °¡±ÞÀû MS-word ÀڷḦ ºÎŹµå¸³´Ï´Ù.
    ¡Ø ä¿ë¸¶°¨ÀÏÀÌ µû·Î ÀÖÁö´Â ¾ÊÀ¸¸ç ä¿ë½Ã ¸¶°¨ÀÎ °ü°è·Î ºü¸¥ Áö¿øÀ» ºÎŹµå¸³´Ï´Ù.
  
¢Ã ´ã´çÀÚ
    ÇìµåÇåÆà Àü¹®ÁÖ½Äȸ»ç KoreaHR º¯Àç¿õ ´ëÇ¥
    ¡¤ À¥»çÀÌÆ®: http://koreahr.co.kr
    ¡¤ ¿¬¶ôÀüÈ­¹øÈ£ : ***-****-****
    ¡¤ ÈÞ´ëÆù : ***-****-****
    ¡¤ Ä«Ä«¿ÀÅå ¿ÀÇÂäÆà : https://open.kakao.com/o/sW3keQK
    ¡¤ ¸íÇÔÁÖ¼Ò : http://koreahr.co.kr/card.jpg
    ¡¤ ¸ÞÀÏÁÖ¼Ò : ******@*******.***