[ Á¤º¸Åë½Å Àü¹®±â¾÷] µðÁöÅÐ ½Åȣó¸® °³¹ß °æ·ÂÁ÷ ä¿ë

2016³â¿¡ ¼³¸³µÈ ȸ»ç·Î ¸ÅÃâ¾× 290¾ï, »ç¿ø¼ö 115¸í ±Ô¸ðÀÇ °í¿ë³ëµ¿ºÎ¿¡¼­ ¼±Á¤ÇÑ °­¼Ò±â¾÷ÀÔ´Ï´Ù. 

¼­¿ï ¿µµîÆ÷±¸ ´ç»ê·Î49±æ 13(´ç»êµ¿6°¡)¿¡ À§Ä¡ÇÏ°í ÀÖÀ¸¸ç, Àç³­°æº¸½Ã½ºÅÛ, ÀüÆÄ°¨½Ã½Ã½ºÅÛ »ç¾÷À» ÇÏ°í ÀÖ½À´Ï´Ù. 


¸ðÁýºÎ¹® ¹× ÀÚ°Ý¿ä°Ç

¸ðÁýºÎ¹® ´ã´ç¾÷¹« ÀÚ°Ý¿ä°Ç Àοø
µðÁöÅÐ ½Åȣó¸® °³¹ß

[´ã´ç¾÷¹«]

¤ýµðÁöÅÐ ½Åȣó¸® º¸µå HW, FW °³¹ß
¤ýC or C++, ARM, AVR, MCU, DSP »ç¿ëÀÚ
¤ýDigital H/W ¼³°è(OrCAD, PADS »ç¿ë ȸ·Î ¼³°è)
¤ýVHDL ¶Ç´Â Verilog »ç¿ëÇÑ Xilinx FPGA ¼³°è
¤ýMatlab, Simulink »ç¿ë ¼³°è

[ ¿ì´ë»çÇ× ]
¤ýµðÁöÅÐ Çϵå¿þ¾î(ÇÁ·Î¼¼¼­, FPGA, SoC) ¼³°è °¡´ÉÀÚ
¤ýXilinx FPGA, SoC »ç¿ë °æÇèÀÚ
¤ýµðÁöÅÐ ½Åȣ󸮿¡ ´ëÇÑ Áö½Ä º¸À¯ÀÚ
¤ý°æ·Â: °ü·Ã Á÷¹« °æ·Â 3³âÀÌ»ó 15³â ÀÌÇÏ
¤ýSimulink»ç¿ë ¸ðµ¨±â¹Ý ¼³°è°¡´É, Vivado, SysgenÀÌ¿ë ½Åȣó¸® ºí·Ï ¼³°è °æÇèÀÚ
¤ýMIG, 10G LAN, PCI-eÀÎÅÍÆäÀ̽º ±¸Çö °æÇèÀÚ(½ÅÀÔ, °æ·Â)
¤ýÁ¤ºÎ°úÁ¦Ã¥ÀÓÀÚ, »ç¾÷°ü¸® °æÇèÀÚ(°æ·Â)
¤ýÀü±âÀüÀÚ°øÇÐ, Á¤º¸Åë½Å°øÇÐ, Àü»êÇÐ, ÄÄÇ»ÅÍ°øÇÐ Àü°øÀÚ

[ °øÅë»çÇ× ]
¤ýÇØ¿Ü ¹× Áö¹æ ÃâÀå¿¡ °á°Ý »çÀ¯°¡ ¾ø´Â »ç¶÷
¤ý°ø°ø±â°ü, ±º±â°ü µî °ü·Ã ¾÷¹«¿¡ °á·Â »çÀ¯°¡ ¾ø´Â »ç¶÷
¤ý¾÷¹«»ó ½Å¿øÁ¶È¸½Ã °á°Ý »çÀ¯°¡ ¾ø´Â »ç¶÷

¢Â ±Ù¹«Áö¿ª : ¼­¿ïƯº°½Ã ¿µµîÆ÷±¸ ´ç»ê·Î 49±æ 13 ¿ÂÇ°ºôµù(2È£¼± ´ç»ê¿ª 3¹øÃⱸ 1ºÐ°Å¸®)
¢Â ä¿ë½Ã ¸¶°¨
¢Â ±Þ¿©Á¶°Ç : ȸ»ç³»±Ô¿¡ µû¸§(¸éÁ¢ ÈÄ °áÁ¤)


[ÀÚ°Ý¿ä°Ç]

°æ·Â»çÇ×: °æ·Â(3³â ÀÌ»ó )
Çз»çÇ×: ´ëÇб³(4³â)Á¹¾÷ ÀÌ»ó
Á÷¹«±â¼ú: ARM, AVR, MCU, DSP, FPGA, SoC ¼³°è, Pads, VHDL, VERILOG, MATLAB


0 ¸í

±Ù¹«Á¶°Ç

  • °í¿ëÇüÅÂ: Á¤±ÔÁ÷
  • ±Þ¿©Á¶°Ç: ȸ»ç³»±Ô ÇùÀÇ ÈÄ °áÁ¤

ÀüÇü´Ü°è ¹× Á¦Ãâ¼­·ù

  • ÀüÇü´Ü°è: ¼­·ùÀüÇü > ¸éÁ¢ÁøÇà > ÃÖÁ¾½É»ç > ÃÖÁ¾ÇÕ°Ý
  • Ãß°¡ Á¦Ãâ¼­·ù
    À̷¼­, ÀÚ±â¼Ò°³¼­

Á¢¼ö¹æ¹ý

»ó½Ãä¿ë

  • Á¢¼ö¹æ¹ý: ÀÎÅ©·çÆ® ä¿ë½Ã½ºÅÛ, À̸ÞÀÏ
  • Á¢¼ö¾ç½Ä: ÀÎÅ©·çÆ® À̷¼­, ÀÚ»ç¾ç½Ä

±âŸ À¯ÀÇ»çÇ×

  • ÀÔ»çÁö¿ø¼­ ¹× Á¦Ãâ¼­·ù¿¡ ÇãÀ§»ç½ÇÀÌ ÀÖÀ» °æ¿ì ä¿ëÀÌ Ãë¼ÒµÉ ¼ö ÀÖ½À´Ï´Ù.

00