´ã´ç¾÷¹«

• NPU Architecture ¼³°è

• NPU Core HW RTL Coding, Verification

Çʼö ¿ä°Ç

• Verilog HDL ¼³°è °æÇè

• Àü¹®¿¬±¸¿ä¿ø ±Ù¹« °¡´ÉÀÚ È¤Àº °ü·Ã °æ·ÂÀÚ

¿ì´ë »çÇ×

• µö·¯´× ¾Ë°í¸®Áò ÀÌÇØ º¸À¯

• CPU Architecture, GPU Architecture ÀÌÇØ º¸À¯

±Ù¹«È¯°æ ¹× º¹Áö

• À¯¿¬±Ù¹« (Core time ¿î¿µ 11:30 ~ 15:30)

• Á¡½É/Àú³á Áö¿ø

• ¼±ÅÃÀûº¹¸®ÈÄ»ýºñ ¿¬ 300¸¸¿ø Á¦°ø

• Refresh ÈÞ°¡ ¹× ÈÞ°¡ºñ Áö¿ø

• ¿¬ 70¸¸¿ø »ó´ç °Ç°­°ËÁø Á¦°ø

• »ç³» ¼¼¹Ì³ª È°¼ºÈ­ µî °³¹ß ¿ª·® Çâ»óÀ» À§ÇÑ Áö¿ø

• ¿µ¾î ´Ð³×ÀÓ »ç¿ë

• ÇÐ»ç ½ÅÀÔ±âÁØ ¿¬ºÀ 5000¸¸¿ø

Âü°í»çÇ×

• Ä¨½º¾Ø¹Ìµð¾î°¡ ´õ ±Ã±ÝÇϽôٸé...?   Å¬¸¯