¢Â ÀÇ·Úȸ»ç
- ±¹³» »ê¾÷¿ë µð½ºÇ÷¹ÀÌ Á¦Á¶ Áß°ß±â¾÷ (¸ÅÃâ¾× : 3.000¾ï¿ø,Á÷¿ø¼ö : 300¸í)
¢Â Æ÷Áö¼Ç
- FPGA°³¹ß (´ë¸®~°úÀå±Þ)
¢Â ´ã´ç¾÷¹«
- FPGA¸¦ È°¿ëÇÑ LED µð½ºÇ÷¹ÀÌ ÄÁÆ®·Ñ·¯ °³¹ß
- ´Ù¾çÇÑ ¿µ»ó ó¸® ·ÎÁ÷ ±¸Çö
¢Â ÀÚ°Ý¿ä°Ç
- ´ëÁ¹(4³âÁ¦) ÀÌ»ó
- ÇØ´ç °æ·Â 5³â~12³â
-- FPGA¸¦ È°¿ëÇÑ ¸Þ¸ð¸® ¹× ºñµð¿À ÀÎÅÍÆäÀ̽º ¼³°è °æÇè º¸À¯ÀÚ
- Verilog HDL ¶Ç´Â VHDL ±â¹Ý RTL ¼³°è °æÇè º¸À¯ÀÚ
- Itegrated Logic Analyzer ¹× Testbench¸¦ È°¿ëÇÑ °ËÁõ °æÇè º¸À¯ÀÚ
- AXI4 ÀÎÅÍÆäÀ̽º¿¡ ´ëÇÑ ÀÌÇØ ¹× °æÇè º¸À¯ÀÚ
¢Â ¿ì´ë»çÇ×
- Àü±â/ÀüÀÚ°øÇÐ, ÄÄÇ»ÅÍ°øÇÐ Àü°øÀÚ ¿ì´ë
¢Â ±Ù¹«Áö
- ÀÎõ±¤¿ª½Ã ¿¬¼ö±¸
¢Â ¿¬ºÀ/Á÷±Þ
- ¿¬ºÀ ¹× Á÷±ÞÀº ÇùÀÇÈÄ °áÁ¤
¢Â Á¦Ãâ¼·ù
- ±¹¹® À̷¼ ¹× ÀÚ±â¼Ò°³¼, °æ·Â±â¼ú¼
- À̷¼ Á¦Ãâ½Ã ÃÖÁ¾¿¬ºÀ, Èñ¸Á¿¬ºÀ Çʼö ±âÀç
- ¹®¼À̸§Àº Áö¿øºÐ¾ß, ¼º¸í À¸·Î Ç¥±â
¢Â Á¦Ãâ±âÇÑ
- ASAP (ä¿ë½Ã ¸¶°¨)
¢Â Á¢¼ö¹æ¹ý
- e-mail Á¢¼ö : ******@*******.***
- Á¦Ãâ±âÇÑ : ¼±Âø¼ø E-mail Á¢¼ö ºÐ¿¡ ÇÑÇÕ´Ï´Ù.
*********************************************
* ´ã ´ç ÀÚ : ¹ÚÈñ¼º ÀÌ»ç/HR¼ö¼® ÄÁ¼³ÅÏÆ®
* Àüȹ®ÀÇ : ***-****-****
* E-mail : ******@*******.***
* Á¦Ãâ±âÇÑ : ASAP
* ÇÕ°ÝÅ뺸 : ÇÕ°ÝÀÚ¿¡ ÇÑÇÏ¿© °³º° ¿¬¶ô ÇÕ´Ï´Ù.
*********************************************