(Áö¿ø ½Ã, Æ÷Áö¼Ç ¹× ȸ»çº°  ÀûÇÕÇÑ »ó¼¼ JD ¾È³» ¿¹Á¤)

A. ¹ÝµµÃ¼ Analog IC ¼³°è
1. ȸ»ç : À¯¸Á ¹ÝµµÃ¼ Fabless ±â¾÷ (MCU, RF µî ´Ù¼ö ȸ»ç Æ÷Áö¼Ç)
2. Æ÷Áö¼Ç : ¹ÝµµÃ¼ ¾Æ³¯·Î±× IC ¼³°è
3. ´ã´ç ¾÷¹« : 
  ÁýÀûȸ·Î ¼³°è ºÐ¾ß
   - Bandgap Reference (BGR), BMR/ LowDrop-out (LDO)/ Power on Reset (POR)
  Power Circuit ¼³°è ºÐ¾ß
   - DC-DC Buck Converter/ DC-DC Boost Converter/ Charge-pump
4. Áö¿ø ÀÚ°Ý
   - Çз ¹× °æ·Â : ÇÐ»ç ¹× ¼®»ç ÀÌ»ó / Á÷¹« °ü·Ã ¾÷¹« °æ·Â 3³âÀÌ»ó
   - Àü°ø : Àü±â/ ÀüÀÚ/ Á¦¾î/ ¹ÝµµÃ¼/ ÄÄÇ»ÅÍ/ ¼ÒÇÁÆ®¿þ¾î °øÇаú 
5. ±Ù¹«Áö : ¼öµµ±Ç
6. ¿¬ºÀ : ¸éÁ¢ ÈÄ ÇùÀÇ 
7. ´ã´ç ÇìµåÇåÅÍ : ±Û·Î¹ú½ºÄ«¿ìÆ® Á¶¼ºÃµ ÀÌ»ç (***-****-****/******@*******.***)


 B. ¹ÝµµÃ¼ µðÁöÅÐ IC ¼³°è
1. ȸ»ç : À¯¸Á ¹ÝµµÃ¼ Fabless ±â¾÷ (´Ù¼ö ȸ»ç Æ÷Áö¼Ç) 
2. Æ÷Áö¼Ç : ¹ÝµµÃ¼ µðÁöÅÐ IC ¼³°è
3. ´ã´ç ¾÷¹« : 
   - ARM top integration ¼³°è/ Verilog HDL coding ¹× simulation
   - Cadence, Synopsys EDA tool »ç¿ë/ FPGA °ËÁõ 
   - Á¦Ç° Ư¼º Æò°¡ ÁøÇà
4. Áö¿ø ÀÚ°Ý
   - Çз ¹× °æ·Â : ÇÐ»ç ¹× ¼®»ç ÀÌ»ó / Á÷¹« °ü·Ã ¾÷¹« °æ·Â 3³âÀÌ»ó
   - Àü°ø : Àü±â/ ÀüÀÚ/ Á¦¾î/ ¹ÝµµÃ¼/ ÄÄÇ»ÅÍ/ ¼ÒÇÁÆ®¿þ¾î °øÇаú 
5. ±Ù¹«Áö : ¼öµµ±Ç
6. ¿¬ºÀ : ¸éÁ¢ ÈÄ ÇùÀÇ 
7. ´ã´ç ÇìµåÇåÅÍ : ±Û·Î¹ú½ºÄ«¿ìÆ® Á¶¼ºÃµ ÀÌ»ç (***-****-****/******@*******.***)


C. ¹ÝµµÃ¼ Full Custom Layout
1. ȸ»ç : À¯¸Á ¹ÝµµÃ¼ Fabless ±â¾÷ (Analog ¹× RF IC ´Ù¼ö ȸ»ç Æ÷Áö¼Ç) 
2. Æ÷Áö¼Ç :  Full Custom Layout
3. ´ã´ç ¾÷¹« : 
   - Analog / RF IC Full Custom layout ¹× verification
  - High speed interface IP, Analog IP(PLL, LDO, ADC, DAC µî) layout °³¹ß
  - IO/ESD library ¹× ESD/LUP TEG, SPICE TEG layout °³¹ß
4. Áö¿ø ÀÚ°Ý
   - Çз ¹× °æ·Â : ÇÐ»ç ¹× ¼®»ç ÀÌ»ó / Á÷¹« °ü·Ã ¾÷¹« °æ·Â 3³âÀÌ»ó
   - Àü°ø : Àü±â/ ÀüÀÚ/ Á¦¾î/ ¹ÝµµÃ¼/ ÄÄÇ»ÅÍ/ ¼ÒÇÁÆ®¿þ¾î °øÇаú 
5. ±Ù¹«Áö : ¼öµµ±Ç
6. ¿¬ºÀ : ¸éÁ¢ ÈÄ ÇùÀÇ 
7. ´ã´ç ÇìµåÇåÅÍ : ±Û·Î¹ú½ºÄ«¿ìÆ® Á¶¼ºÃµ ÀÌ»ç (***-****-****/******@*******.***)


D. ¹ÝµµÃ¼ Test 
1. ȸ»ç : À¯¸Á ¹ÝµµÃ¼ Fabless ±â¾÷ (´Ù¼ö ȸ»ç  Æ÷Áö¼Ç)
2. Æ÷Áö¼Ç : ¹ÝµµÃ¼ Test Engineer
3. ´ã´ç ¾÷¹« : 
  - ¹ÝµµÃ¼ Test Plan ¼ö¸³ ¹× Set-up
  - Test Program coding ¹× EDS Set-up
  - Final Test Program coding ¹× ºÐ¼®
  - ATE Program debugging ¹× Ư¼º ºÐ¼®
  - Probe Card, FT Board Design Review ¹× ¼öÁ¤ °ËÅä
  - Á¦Ç° Yield Trend ¹× ¼öÀ² °ü¸®
4. Áö¿ø ÀÚ°Ý
   - Çз ¹× °æ·Â : ÇÐ»ç ¹× ¼®»ç ÀÌ»ó / Á÷¹« °ü·Ã ¾÷¹« °æ·Â 5³âÀÌ»ó
   - Àü°ø : Àü±â/ ÀüÀÚ/ Á¦¾î/ ¹ÝµµÃ¼/ ÄÄÇ»ÅÍ/ ¼ÒÇÁÆ®¿þ¾î °øÇаú 
5. ±Ù¹«Áö : ¼öµµ±Ç
6. ¿¬ºÀ : ¸éÁ¢ ÈÄ ÇùÀÇ 
7. ´ã´ç ÇìµåÇåÅÍ : ±Û·Î¹ú½ºÄ«¿ìÆ® Á¶¼ºÃµ ÀÌ»ç (***-****-****/******@*******.***)