FPGA °³¹ß °æ·Â/
                     (ÆÀÀå,ÆÀ¿ø)

               - ¿µ»óÀåºñ(ÄÚ½º´Ú)

¸ðÁýºÎ¹® ¹× ÀÚ°Ý¿ä°Ç

¸ðÁýºÎ¹® ´ã´ç¾÷¹« ÀÚ°Ý¿ä°Ç Àοø

FPGA °³¹ß °æ·Â/         (ÆÀÀå,ÆÀ¿ø)

[´ã´ç¾÷¹«]

¤ýFPGA¸¦ Ȱ¿ëÇÑ Çϵå¿þ¾î ¼³°è ¹× ±¸Çö

   (Verilog/VHDL µî)

¤ýMCU ±â¹Ý Firmware °³¹ß (C/C++ Áß½É)

¤ýFPGA ¡ê MCU °£ ÀÎÅÍÆäÀ̽º ¼³°è ¹× ÃÖÀûÈ­

¤ýEmbedded system debugging ¹× ¼º´É ÃÖÀûÈ­

¤ýÇϵå¿þ¾î Bring-up ¹× ½Ã½ºÅÛ ÅëÇÕ Å×½ºÆ®

¤ýȸ·Îµµ ¸®ºä ¹× HW/FW ¿¬µ¿ °ËÁõ

[ÀÚ°Ý¿ä°Ç]

¤ýÇзÂ: 4³â Çлç ÀÌ»ó

¤ýÀü°ø: °øÇа迭

   (±â°è°øÇÐ,Àü±â/ÀüÀÚ,¸ÞīƮ·Î´Ð½º,Á¦¾î À¯°ü)

¤ý°æ·Â:  FPGA ¼³°è ¹× °³¹ß °æÇè 3³â ÀÌ»ó ~

¤ýVerilog ¶Ç´Â VHDLÀ» Ȱ¿ëÇÑ RTL °³¹ß ´É·Â

¤ýMCU ¶Ç´Â SoC ±â¹Ý Æß¿þ¾î °³¹ß °æÇè

   (C/C++ ´É¼÷)

¤ýSPI, I2C, UART µî ´Ù¾çÇÑ µðÁöÅÐ Åë½Å ÀÌÇØ

¤ýLogic analyzer, Oscilloscope µî °èÃø±â »ç¿ë¿¡

  Àͼ÷ÇÑ ºÐ


[¿ì´ë»çÇ×]

¤ýZynq, Intel SoC FPGA µî FPGA + ARM ±â¹Ý °³¹ß

°æÇè

¤ýRTOS ±â¹Ý ½Ã½ºÅÛ °³¹ß °æÇè

¤ýÇϵå¿þ¾î ȸ·Î ¼³°è ¹× PCB ¼³°è¿¡ ´ëÇÑ ÀÌÇØ

¤ý°í¼Ó ½ÅÈ£ ó¸® (DDR, LVDS µî) °æÇèÀÚ

¤ýGit ±â¹Ý Çù¾÷ ȯ°æ °æÇè

¤ý¿µ¾î ±â¼ú ¹®¼­ ÀÌÇØ °¡´ÉÀÚ


[±âŸ»çÇ×]

¤ýä¿ë±¸ºÐ: Á¤±ÔÁ÷
¤ý±Ù¹«Áö: °æ±â(È­¼º)

¤ý¿¬ºÀ: ÈíÁ·ÇÏ°Ô ÇùÀÇ/ ¿ª·® ¿ì¼öÇϽŠºÐ¸¸
¤ý¹®ÀÇ:  ***-****-**********@*******.***


0 ¸í

±Ù¹«Á¶°Ç

  • °í¿ëÇüÅÂ: Á¤±ÔÁ÷
  • ±Þ¿©Á¶°Ç: ¿¬ºÀ ÇùÀÇ ÈÄ °áÁ¤

ÀüÇü´Ü°è ¹× Á¦Ãâ¼­·ù

  • ÀüÇü´Ü°è: ¼­·ùÀüÇü > ¸éÁ¢ÁøÇà > ÃÖÁ¾½É»ç > ÃÖÁ¾ÇÕ°Ý
  • Ãß°¡ Á¦Ãâ¼­·ù
    À̷¼­, ÀÚ±â¼Ò°³¼­

Á¢¼ö¹æ¹ý

  • Á¢¼ö¹æ¹ý: ÀÎÅ©·çÆ® ä¿ë½Ã½ºÅÛ, À̸ÞÀÏ, ÀüÈ­/ÈÞ´ëÆù
  • Á¢¼ö¾ç½Ä: ÀÎÅ©·çÆ® À̷¼­, ÀÚ»ç¾ç½Ä, ÀÚÀ¯¾ç½Ä

±âŸ À¯ÀÇ»çÇ×

  • ÀÔ»çÁö¿ø¼­ ¹× Á¦Ãâ¼­·ù¿¡ ÇãÀ§»ç½ÇÀÌ ÀÖÀ» °æ¿ì ä¿ëÀÌ Ãë¼ÒµÉ ¼ö ÀÖ½À´Ï´Ù.