[담당업무]

- FPGA 로직 설계
∙ HDL(Verilog/VHDL/System Verilog) 및 EDA Tool을 사용한 FPGA 설계
∙ 초음파 송수신 제어를 위한 회로부품(Pulser, AFE 등)과의 인터페이스, 대용량 고속 데이터 전송(JESD204, PCIe, GTX 등), 초음파 신호처리 알고리즘 등을 FPGA 로직으로 구현

- 양산제품 유지 보수
∙ 성능 및 기능 개선
∙ 양산제품의 FPGA 관련 이슈 발생시 원인 분석 및 대책 마련

[자격요건]

경력: 경력 4~10년
학력: 대졸

□ 필요역량

- HDL(Verilog/VHDL/System Verilog) 사용 능력

- Vivado/Vitis Tools 사용 능력

- Modelsim/Ncsim/Vivado Simulation Tool 사용 능력

- Matlab, Python 사용 능력

□ 우대사항

- FPGA를 이용한 고속 Interface Digital회로 설계 경험 보유

- 초음파 진단기기 신호처리 관련 경험 보유