[¿ÀÅ俤] LiDAR FPGA ·ÎÁ÷ °³¹ßÀÚ Ã¤¿ë (°æ·Â)

¿ÀÅ俤

¸ðÁýºÎ¹® ¹× ÀÚ°Ý¿ä°Ç

´ã´ç¾÷¹«ÀÚ°Ý¿ä°ÇÀοø

FPGA ·ÎÁ÷ ¼³°è ´ã´ç Æ÷Áö¼Ç

¤ý¶óÀÌ´Ù µðÁöÅÐ ½Ã½ºÅÛ ¿ä±¸»ç¾ç ±â¹Ý Ĩ ¼±Á¤ ¹× Top Design (Xilinx Zynq)

¤ý¶óÀÌ´Ù ¹°¸® °èÃþ ½ÅÈ£ ó¸® IP RTL ¼³°è ¹× °ËÁõ

¤ýAMBA ÇÁ·ÎÅäÄÝ ±â¹Ý ½Ã½ºÅÛ ¼³°è ¹× °ËÁõ

¤ý¼³°è IP Simulation & Verification

¤ýFPGA ÇÁ·ÎÅäŸÀÔ °³¹ß ¹× °ËÁõ

ÀÚ°Ý¿ä°Ç

¤ý°æ·Â 6³â ~ 10³â

¤ýÀü±âÀüÀÚ/ÄÄÇ»ÅÍ/Á¤º¸Åë½Å °è¿­ Àü°øÀÚ

¤ýXilinx FPGA »ç¿ë °æÇè ¹× Xilinx Zynq ±â¹Ý ¼³°è

¤ýVerilog-HDL ±â¹Ý RTL ¼³°è

¤ýFixed pts(°íÁ¤ ¼Ò¼öÁ¡) ¼³°è °æÇè

¤ýFPGA ÇÁ·ÎÅäŸÀÔ °³¹ß ¹× °ËÁõ

2¸í

±Ù¹«Á¶°Ç

  • °í¿ëÇüÅÂ: Á¤±ÔÁ÷
  • ±Þ¿©Á¶°Ç: ȸ»ç³»±Ô¿¡ µû¸§ - ¸éÁ¢ ÈÄ °áÁ¤
  • º¹¸®ÈÄ»ý: ¿©¸§ ÈÞ°¡ 5ÀÏ º°µµ ºÎ¿©, »ýÀÏ ¹ÝÂ÷ ¹× ¼±¹° Áö±Þ, »ç³» µ¿¾Æ¸® Ȱµ¿ Áö¿ø (°ñÇÁ, Å״Ͻº, º¼¸µ, µ¶¼­ µî), ÀÚÀ² ÃâÅð±Ù Á¦µµ ½ÃÇà (¿¬±¸¿ø only), ¸íÀý ¼±¹° Á¦°ø

ÀüÇü´Ü°è

  • ÀüÇü´Ü°è: ¼­·ùÀüÇü > È­»ó±â¼ú¸éÁ¢ > ´ë¸éÀμº¸éÁ¢ > ÃÖÁ¾ÇÕ°Ý
  • ¸éÁ¢ÀÏÁ¤Àº ÃßÈÄ Å뺸µË´Ï´Ù.

Á¢¼ö¹æ¹ý

2025-08-08 (±Ý) 24½Ã00ºÐ±îÁö

  • Á¢¼ö¹æ¹ý: ÀÎÅ©·çÆ® Á¢¼ö
  • Á¢¼ö¾ç½Ä: ÀÎÅ©·çÆ® À̷¼­

±âŸ À¯ÀÇ»çÇ×

  • ÀÔ»çÁö¿ø¼­ ¹× Á¦Ãâ¼­·ù¿¡ ÇãÀ§»ç½ÇÀÌ ÀÖÀ» °æ¿ì ä¿ëÀÌ Ãë¼ÒµÉ ¼ö ÀÖ½À´Ï´Ù.

00