Æ÷Áö¼Ç
O µðÁöÅнÅȣó¸® ¿¬±¸°³¹ß
¾÷¹« (¾Æ·¡ ¾÷¹«Áß ÇѰ¡Áö ¼öÇà)
[ȸ·Î¼³°èÆÄÆ®]
O µðÁöÅнÅȣó¸® º¸µå HW, FW°³¹ß
O µðÁöÅÐ/ÇÁ·Î¼¼¼º¸µå ȸ·Î¼³°è(OrCAD)
O VHDL ¶Ç´Â Verilog »ç¿ëÇÑ FPGA ·ÎÁ÷ ¼³°è
[¹Ìµé¿þ¾îÆÄÆ®]
O MCU, SoC F/W, ¹Ìµé¿þ¾î ÄÚµù
O MatlabÀ» ÀÌ¿ëÇÑ ½Ã¹Ä·¹ÀÌ¼Ç ¹× ¾Ë°í¸®Áò ¼³°è
O »ç¿ë ÇÁ·Î±×·¡¹Ö ¾ð¾î C or C++, Matlab, Python
ÇÊ¿ä±â¼ú ¹× Áö¿øÀÚ°Ý
O Çлç ÀÌ»ó
O °ü·Ã °æ·Â 5~10³â Á¤µµ
O µðÁöÅÐ Çϵå¿þ¾î(ÇÁ·Î¼¼¼, FPGA, SoC) ¼³°è °¡´ÉÀÚ
O Xilinx FPGA, SoC »ç¿ë °æÇèÀÚ
O µðÁöÅÐ ½Åȣ󸮿¡ ´ëÇÑ Áö½Ä º¸À¯ÀÚ
¿ì´ë
O Àü±âÀüÀÚ°øÇÐ, Á¤º¸Åë½Å°øÇÐ, Àü»êÇÐ, ÄÄÇ»ÅͰøÇÐ Àü°øÀÚ
O Xilinx FPGA, Zynq, Cortex M3, M4, F3 »ç¿ë°æÇèÀÚ
O Simulink»ç¿ë¸ðµ¨±â¹Ý ¼³°è°¡´É, Vivado, SysgenÀÌ¿ë ½Åȣó¸® ºí·Ï ¼³°è °æÇèÀÚ
O MIG, 10G LAN, PCI-eÀÎÅÍÆäÀ̽º ±¸Çö °æÇèÀÚ
O °úÁ¦Ã¥ÀÓÀÚ, »ç¾÷°ü¸® °æÇèÀÚ
Á÷±Þ
O ÇùÀÇ
±Ù¹«Áö
O ¼¿ï ¿µµîÆ÷±¸