[LX¼¼¹ÌÄÜ] 2025³â 9¿ù °æ·Â»ç¿ø ä¿ë
Á¶Á÷ ¸ðÁýºÐ¾ß »ó¼¼ ³»¿ë Àü°ø ±Ù¹«Áö ¿¬±¸¼Ò Digital Design ¡á Á÷¹«»ó¼¼ - Digital ȸ·Î ¼³°è (ASIC / FPGA) : High Speed Interface ¹× SerDes Digital IP ȸ·Î ¼³°è ¹× °ËÁõ (¿¹ : eDP, MIPI, Vx1, CEDS µî) : Digital IP ¼³°è (DSC, FEC, HDCP µî) - FPGA¸¦ Ȱ¿ëÇÑ IP ¼³°è ¹× °ËÁõ : FPGA IP (GTX, SerDes, FPLL µî) Ȱ¿ëÇÑ °í¼Ó ÀÎÅÍÆäÀ̽º ȸ·Î ¼³°è - MCU Bus Architecutre ¹× Peripheral IP ¼³°è ¡á °æ·Â ¿ä±¸»çÇ× - (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 2³â ÀÌ»ó ¡á ¿ì´ë»çÇ× - RTL ¼³°è °æÇè º¸À¯ÀÚ(Verilog, System Verilog µî) - ÀÎÅÍÆäÀ̽º Ç¥ÁØ ½ºÆå ¹× SerDes IP ¼³°è °æÇèÀÚ (¿¹ : eDP, MIPI, Vx1, BoW, UCIe, PCIe) - Display °ü·Ã ASIC IC °æÇèÀÚ (¿¹ : T-Con, Mobile Driver IC, Source Driver IC) - Ethernet ¼³°è °æÇèÀÚ(MAC, Link Layer, PHY Interface µî) - MCU Firmware °æÇèÀÚ - Github Copilot Ȱ¿ë RTL ¼³°è °æÇèÀÚ - ¿µ¾î ´ÉÅëÀÚ ¡á ±âŸ»çÇ× - '27³â 1¿ù LX¼¼¹ÌÄÜ ´ë±¸Ä·ÆÛ½º ½Å¼³ ¿¹Á¤ - ´ë±¸±¤¿ª½Ã ±Ù¹«Èñ¸ÁÀÚÀÇ °æ¿ì '26³â 12¿ù±îÁö ´ëÀüÄ·ÆÛ½º ±Ù¹« ÈÄ, '27³â 1¿ù ´ë±¸Ä·ÆÛ½º À̵¿ ¿¹Á¤ *´Ü, ´ë±¸Ä·ÆÛ½º ½Å¼³ ¹× À̵¿ ½ÃÁ¡Àº º¯µ¿µÉ ¼ö ÀÖÀ½ ÀüÀÚ/Àü±â ´ë±¸±¤¿ª½Ã ´ëÀü±¤¿ª½Ã À¯¼º±¸