±¸ºÐ ¼¼ºÎ¾÷¹« ¹× ÀÚ°Ý¿ä°Ç/¿ì´ë»çÇ× ¸ðÁý Àοø ±Ù¹« Áö¿ª ¹®ÀÇó
¹ÝµµÃ¼¼Û¼ö½Å¸ðµâ(TRM) RF HW °³¹ß [Á÷¹«³»¿ë]
¡Û ¹ÝµµÃ¼¼Û¼ö½Å¸ðµâ(TRM) RF ½Ã½ºÅÛ ¼³°è/°³¹ß
¡Û ¹ÝµµÃ¼¼Û¼ö½Å¸ðµâ(TRM) ÅëÇÕ ¹× ½ÃÇèÆò°¡
[ÀÚ°Ý¿ä°Ç]
¡Û ÀüÀÚ/ÀüÆÄ Àü°ø Çлç ÀÌ»ó
¡Û ·¹ÀÌ´Ù ¾ÈÅ׳ª¿ë RF Çϵå¿þ¾î °³¹ß ¿ª·® º¸À¯ÀÚ
¡Û RF Çϵå¿þ¾î ½Ã½ºÅÛ ÃøÁ¤ºÐ¼® ¿ª·® º¸À¯ÀÚ
¡Û ¹ÝµµÃ¼¼Û¼ö½Å¸ðµâ(TRM) RF ½Ã½ºÅÛ ¼³°è/°³¹ß °æÇèÀÚ
¡Û ¹ÝµµÃ¼¼Û¼ö½Å¸ðµâ(TRM) ÅëÇÕ ¹× ½ÃÇèÆò°¡ °æÇèÀÚ
¡Û À¯°ü¾÷¹« °æ·Â 8³â ÀÌ»ó (¼®»ç/¹Ú»ç ±â°£ Æ÷ÇÔ)
[¿ì´ëÁ¶°Ç]
¡Û ¼Û¼ö½Å¸ðµâ °³¹ß °æÇèÀÚ
¡Û ADS/AWR/HFSS/CAD/Matlab ¼÷·ÃÀÚ
¡Û ¿µ¾î È¸È ¿ª·® ¿ì¼öÀÚ 0¸í ¿ëÀÎ ÇÑÈÀÎ 1:1 ¹®ÀÇÇϱâ
·¹ÀÌ´Ù RF HW ¼³°è [Á÷¹«³»¿ë]
¡Û ¾ÈÅ׳ª ½Ã½ºÅÛ ¼³°è(EIRP, G/T ºÐ¼® µî M&S)
¡Û ¼Û¼ö½Å ¸ðµâ, ÆÄÇü¹ß»ý ¸ðµâ ¼³°è
[ÀÚ°Ý¿ä°Ç]
¡Û Àü±â/ÀüÀÚ °ü·Ã Àü°ø ¼®»ç ÀÌ»ó
¡Û M&S ±â¹Ý ¾ÈÅ׳ª ¼º´É ºÐ¼® ¹× ¼³°è °¡´É
¡Û Á֯ļö »óÇÏÇâ º¯È¯ ȸ·ÎºÐ¼®( RF Budget ¹× spurious µî) ¹× ¼³°è °¡´É
¡Û À¯°ü¾÷¹« °æ·Â 8³â ÀÌ»ó (¼®»ç/¹Ú»ç±â°£ Æ÷ÇÔ)
[¿ì´ëÁ¶°Ç]
¡Û ADS, HFSS »ç¿ë °¡´É
¡Û ¾ÈÅ׳ª ±ÙÀü°è ½ÃÇè À¯°æÇèÀÚ
¡Û RF ÃøÁ¤°èÃø±â »ç¿ë °¡´ÉÀÚ 0¸í ¿ëÀÎ ÇÑÈÀÎ 1:1 ¹®ÀÇÇϱâ
·¹ÀÌ´Ù µðÁöÅÐ HW ¼³°è [Á÷¹«³»¿ë]
¡Û ·¹ÀÌ´Ù µðÁöÅÐ HW ¼³°è
[ÀÚ°Ý¿ä°Ç]
¡Û ÀüÀÚ/Á¦¾î/ÄÄÇ»ÅÍ Àü°ø Çлç ÀÌ»ó
¡Û ÀüÀÚȸ·Î/FPGA Firmware(Verilog, VHDL) ¼³°è ¹× ºÐ¼® °æÇèÀÚ
¡Û ¸¶ÀÌÅ©·ÎÇÁ·Î¼¼¼ ÀÌÇØ ¹× MCU Á¦¾î ¿ª·® º¸À¯ÀÚ
¡Û À¯°ü¾÷¹« °æ·Â 8³â ÀÌ»ó (¼®»ç/¹Ú»ç ±â°£ Æ÷ÇÔ)
[¿ì´ëÁ¶°Ç]
¡Û MCU ¹× Zynq, RFSoC Á¦¾î °æÇèÀÚ
¡Û C/C++¼÷·ÃÀÚ
¡Û Matlab ¹× Simulink °¡´ÉÀÚ
¡Û ¿µ¾î È¸È ¿ª·® ¿ì¼öÀÚ
0¸í ¿ëÀÎ ÇÑÈÀÎ 1:1 ¹®ÀÇÇϱâ
·¹ÀÌ´Ù HW ¼³°è [Á÷¹«³»¿ë]
¡Û µðÁöÅРȸ·Î¼³°è
¡Û °í¼º´É Á¦¾î/¿¬µ¿ º¸µå ¼³°è
[ÀÚ°Ý¿ä°Ç]
¡Û ÀüÀÚ/ÀüÆÄ °ü·Ã Àü°ø ¼®»ç ÀÌ»ó
¡Û FPGA ±â¹Ý µðÁöÅРȸ·Î ¼³°è °æ·Â
¡Û Serial, Parallel I/O ¿¬µ¿ º¸µå ¼³°è °æÇè
¡Û À¯°ü¾÷¹« °æ·Â 8³â ÀÌ»ó (¼®»ç/¹Ú»ç±â°£ Æ÷ÇÔ)
[¿ì´ëÁ¶°Ç]
¡Û UltraScale+/Versal Prime 2 °æÇèÀÚ ¿ì´ë
¡Û PL/PS Æß¿þ¾î °³¹ß °æÇèÀÚ ¿ì´ë 0¸í ¿ëÀÎ ÇÑÈÀÎ 1:1 ¹®ÀÇÇϱâ