ÁÖ½Äȸ»ç ¿¡ÀÌÆ¼¿¡½º
(ÁÖ)¿¡ÀÌÆ¼¿¡½º ¼ÒÀ½.Áøµ¿ °³¹ßºÎ,¿¬±¸¼Ò Á÷¿øÀ» ¸ðÁýÇÕ´Ï´Ù. (¤·¸í)
Á÷¹«³»¿ë
¡á ±â¼ú°³¹ßºÎ ¾÷¹« (O¸í)
°æ·Â : ÀÓº£µðµå/Á¦¾î/½Åȣó¸® °ü·Ã 5³â ÀÌ»ó(¿¬±¸ ¶Ç´Â »ê¾÷ ÇöÀå)
½Ç½Ã°£ Á¦¾î ±¸Çö, ARM, DSP, FPGA Áß 1°³ ÀÌ»ó Ç÷§ÆûÀ» ÀÌ¿ëÇÑ Æß¿þ¾î °³¹ß
¿ì´ë »çÇ× : FPGA ±â¹Ý ½Ç½Ã°£ º´·ÄÁ¦¾î ¶Ç´Â HDL ¼³°è °æÇè
±Ù¹«½Ã°£ ¹× ÇüÅÂ
ÁÖ 5ÀÏ ±Ù¹«
(¿ù~±Ý) ¿ÀÀü 8½Ã ~ ¿ÀÈÄ 6½Ã ±îÁö (¼ö½À±â°£ 3°³¿ù)
¿¬Àå±Ù·Î½Ã°£ 17:00~18:00 (1½Ã°£ Æ÷ÇÔ) / ÈްԽð£: 11:50~12:50
±Þ¿© : °æ·Â ¹× ±â¼ú¿ª·®¿¡ µû¶ó ÇùÀÇ
±Þ¿© ¸éÁ¢½Ã ÇùÀÇ (»ó¿©±Þ º°µµ50%)
¿ì´ë : ¼®,¹Ú»ç ¿¬±¸ °³¹ß °æ·ÂÀÚ
ÁÖ¼ÒÁ¤±Ù·Î½Ã°£ : 40½Ã°£
±Þ¿©Á¶°Ç
- ¿ù±Þ 300¸¸¿ø ÀÌ»ó
- ¸éÁ¢ ÈÄ °áÁ¤ °¡´É
Àå¾ÖÀÎä¿ëÈñ¸Á¿©ºÎ
ºñÈñ¸Á
º´¿ªÆ¯·Ê
- ºñÈñ¸Á