포지션 

 FPGA RTL 설계자

담당업무 

[담당업무]

  - FPGA 설계 및 검증

  - Verilog 설계 경험

  - 하드웨어 아키텍처 최적화

  - 설계문서 작성 및 관리

 - 기술적 문제 해결

자격사항

 - 학력: 4년제 대학 이상(전기/전자공학 전공)

 - 관련 경력 7년이상

  - FPGA 설계 경험자

  - Verilog 사용 능숙자

 - 하드웨어 실무 경험자

 - 통신시스템 이해도 우수자 (우대)

 직위/연봉

 직위 : 과장~차장

 연봉 : 사내 내규에 따름(기존 연봉 +@협의 )