ISP HW ¼³°è ¿£Áö´Ï¾î ¸ðÁý
ÀÚ°Ý¿ä°Ç ¤ýÇзÂ/Àü°ø : Çлç ÀÌ»ó / ¹«°ü ¤ý°æ·Â±â°£ : ¹«°ü ¤ýÇÊ¿äÁö½Ä/½ºÅ³ - C, python ¶Ç´Â matlab ÇÁ·Î±×·¥ ¾ð¾î ½ºÅ³ - ISP ¶Ç´Â ¿µ»óó¸® °ü·Ã Áö½Ä ¤ý Çʼö¿ä°Ç - Verilog HDL ¾ð¾î ±³À° À̼öÀÚ ±Ù¹«Á¶°Ç ¤ý±Ù¹«ÇüÅÂ: Á¤±ÔÁ÷ ±Ù¹«Áö¿ª (ÁÖ)³Ø½ºÆ®Ä¨ °æ±âµµ ¼º³²½Ã ºÐ´ç±¸ ´ë¿ÕÆÇ±³·Î 660, À¯½ºÆäÀ̽º1 Aµ¿ 5 Áö¿øÀÚ°Ý 1. ÆÀ ¿ªÇÒ : Image Signal Processing Hardware IP¸¦ ¼³°è ¹× ½ÇÁ¦ Ĩ¿¡ Àû¿ë 2. ½Ç¹«ÀÚ ¿ªÇÒ 1) È­Áú °³¼± ¾Ë°í¸®Áò °ü·Ã ³í¹® Study ¹× ±¸Çö °¡´É¼º È®ÀÎ 2) äÅÃµÈ ¾Ë°í¸®Áò ±âÁØ SW ±â¹Ý ¼º´É ¹× ±â´É °ËÅä ¼öÇà ¹× °³¼± 3) ÃÖÁ¾ Á¤¸®µÈ ¾Ë°í¸®ÁòÀÇ HW ±¸Çö ¹× Ĩ level °ËÁõ ¼öÇà * 1) ~ 2) °úÁ¤ ¼öÇà ÈÄ ´Ù¸¥ ¿£Áö´Ï¾î¸¦ ÅëÇÏ¿© ȤÀº Çù¾÷ÇÏ¿© 3)¹ø °úÁ¤ ÁøÇàÇÒ ¼ö ÀÖÀ½ ¿ì´ë¿ä°Ç - ¼®»ç ÇÐÀ§ ÀÌ»óÀÚ - HW ¼³°è ¶Ç´Â Image Signal processing algorithm °æ·ÂÀÚ