ㅁ UVM Design Verification(설계 검증) 경력사원 모집ㅁ
* 자격요건
1) 대졸 이상으로 전기/전자 등 유사학과 전공하고, Design Verification 경력 5년 이상 있으신 분 (학사는 5년 이상, 석사는 3년 이상 경력 있으신 분)
2) 아래 부여업무 수행경험 있으신 분
3) UVM(Universal Verification Methodology)을 활용한 Digital IP 설계 검증 가능하신 분
4) System Verilog 및 UVM(Universal Verification Methodology) 사용 경험 있으신 분 우대
5) C 또는 Python Language 활용 우수하신 분 우대
6) TOP Simulation Infra 구축 경험 있으신 분 우대
7) 영어능통하신 분 우대 (영어 TOEIC Speaking IL 또는 OPIc IL 등급 이상)
8) 근무지는 서울 강남구 (지하철역 근처) 또는 대전 유성구 연구단지 중 지원하실 때 선택 가능
* 부여업무
1) UVM(Universal Verification Methodology)을 활용한 Digital IP 설계 검증
2) SystemVerilog을 활용한 Assertion based Verification / Coverage Based Verification
3) Display Driver IC / Gate Driver IC / VR / TCON 제품군에 대한 설계 검증
4) Real Number Modeling을 통한 AMS 검증-Script을 활용한 업무 효율성 강화 및 자동화
* 채용직급
- 대리(과장)급~차(부)장급 (서너명 선발)
* 근무지 (지원하실 때 선택 가능)
1) 서울 강남구 (지하철역 근처)
2) 대전 유성구 연구단지
* 제출서류
1) 이력서(경력기술사항, 자기소개서 포함) 자유양식으로 작성하여 이메일 송부
(이력서에 연락처, 현재연봉, 희망연봉 기재)
2) 이메일 전송시 " UVM 설계검증-성명ooo" 으로 기재 요망
* 전형방법
- 서류전형 ▶ 면접전형 ▶ 연봉협상
* 제출방법 및 제출기간
1) 제출방법 : 지원서류를 이메일 접수
2) 제출기간 : 2026.01.23(금) ~ 채용 시까지
* 처우
1) 연봉 : 면접합격 시 경력사항 감안하여 최적의 연봉 결정
2) 복리후생 : 제반 좋은 복리후생 적용
9. 문의사항
1) 담당자 : ㈜케인앤클루컨설팅 컨설턴트 김현우 이사
(전화 : ***-****-****, 이메일 : ******@*******.***)
2) 궁금한 사항 있으시면 전화 또는 이메일 연락 바랍니다.