ÁÖ½Äȸ»ç °¡»ê±â¼ú
SW ¹× HW °³¹ßÀη ¸ðÁý (¹ÝµµÃ¼ ¼³°è)
Á÷¹«³»¿ë
< ¾÷¹«³»¿ë ¹× ÇÊ¿ä±â¼ú > : ¾÷¹«¸¦ ÇØ³ª°¡¸é¼ ÀÍÈ÷°í ±×¸®°í °³¹ßÀ» ÃßÁøÇÒ ¼ö ÀÖÀ¸¸é µÊ.
(1) SW/FW °³¹ß : ARM CPUÀÇ FW °³¹ß ¹× ÆÄÀ̽ã(Python) Coding
. ARM CPUÀÇ FW °³¹ß : Micom FW LevelÀÇ °³¹ß
. ÆÄÀ̽ã(Python) Coding : CodeÇØ¼® ¹× Code ÀϺΠ¼öÁ¤
. PC¿Í FPGAº¸µå¸¦ ¿¬°áÇÏ¿© ÁÖ¾îÁø Test ¾÷¹« ÁøÇà
(2) HW °³¹ß : FPGA ¼³°è, verilog Code¼³°è,
. Spec¿¡¼ ÁÖ¾îÁø ³»¿ëÀ¸·Î verilog Code¼³°è
. Logic Simulation (NCverilog or ModelSim µî )
. FPGA¸¦ ÅëÇÑ ±â´É °ËÁõ
. ´ëÇпø °úÁ¤¿¡¼ verilog Coding °æÇèÀÌ ÀÖÀ¸¸é °¡´É ÇÔ.
±Ù¹«½Ã°£ ¹× ÇüÅÂ
ÁÖ 5ÀÏ ±Ù¹«
(±Ù¹«½Ã°£) (¿ÀÀü) 9½Ã 00ºÐ ~ (¿ÀÈÄ) 6½Ã 00ºÐ
ÁÖ¼ÒÁ¤±Ù·Î½Ã°£ : 40½Ã°£
±Þ¿©Á¶°Ç
- ¿¬ºÀ 3000¸¸¿ø ~ 4000¸¸¿ø
Àå¾ÖÀÎä¿ëÈñ¸Á¿©ºÎ
ºñÈñ¸Á
º´¿ªÆ¯·Ê
- ºñÈñ¸Á