[LX¼¼¹ÌÄÜ] 2026³â 3¿ù InterfaceÁ÷¹« °æ·Â»ç¿ø ä¿ë
Á¶Á÷ ¸ðÁýºÐ¾ß »ó¼¼ ³»¿ë Àü°ø ±Ù¹«Áö Interface Analog Design(SerDes Architect(PHY)) ¡á Á÷¹«»ó¼¼ - DP/PCIe/USB/Ethernet/LPDDR µî °í¼Ó Interface IP ¼³°è - SerDes ±¸¼º ȸ·Î ¼³°è [Architecture : Channel ¹× System modeling, IP Hardening] [Transmitter : °í¼Ó Source Series Termination Driver ¼³°è] [Analog Front End : °í¼Ó EQ(Adaptive EQ,DFE) / PHY Controller ¼³°è] [PI-based CDR : LC VCO ±â¹Ý Digital PLL ¼³°è] ¡á Çʼö»çÇ× - ¼®»ç ÀÌ»ó - (¼®»ç ¶Ç´Â ¹Ú»ç Á¹¾÷ ±âÁØ) °æ·Â 3³â ÀÌ»ó ¡á ¿ì´ë»çÇ× - 16Gbps ÀÌ»ó °í¼ÓSerDes IP ¾ç»ê/°³¹ß ¹× °ËÁõ °æÇèÀÚ - FinFET °øÁ¤ ¼³°è ¼÷·ÃÀÚ - EDA Tool ¼÷·ÃÀÚ - ¿µ¾î, Áß±¹¾î, ÀϺ»¾î ´ÉÅëÀÚ ¡Ø ±Ù¹«Áö ´ë±¸ ¼±Åà ½Ã, ¾Æ·¡ ±âŸ»çÇ׿¡ ±Ù¹«Áö °ü·Ã »ó¼¼³»¿ë È®ÀÎ ÇÊ¿ä ÀüÀÚ/Àü±â ´ë±¸±¤¿ª½Ã ´ëÀü±¤¿ª½Ã À¯¼º±¸ ¼­¿ïƯº°½Ã °­³²±¸