¤± Analog Design Serdes Architect(PHY) °æ·Â»ç¿ø ¸ðÁý¤±


* ÀÚ°Ý¿ä°Ç

1) ¼®»çÁ¹¾÷ ¶Ç´Â ¹Ú»çÁ¹¾÷À¸·Î Àü±â/ÀüÀÚ µî À¯»çÇаú Àü°øÇϰí, 

Analog Design Serdes Architect(PHY) ¼³°è ¹× °³¹ß °æ·Â 3³â ÀÌ»ó ÀÖÀ¸½Å ºÐ

2) ¾Æ·¡ ºÎ¿©¾÷¹« ¼öÇà°æÇè ÀÖÀ¸½Å ºÐ

3) 16Gbps ÀÌ»ó °í¼ÓSerDes IP ¾ç»ê/°³¹ß ¹× °ËÁõ °æÇè ÀÖÀ¸½Å ºÐ ¿ì´ë

4) FinFET°øÁ¤ ¼³°è ¼÷·Ãµµ ÀÖÀ¸½Å ºÐ ¿ì´ë

5) EDA Tool ¼÷·Ãµµ ÀÖÀ¸½Å ºÐ ¿ì´ë

6) ¿µ¾î°¡´É ÇϽŠºÐ ¿ì´ë (¿µ¾î TOEIC Speaking IL ¶Ç´Â OPIc IL µî±Þ ÀÌ»ó)

7) Á¦2¿Ü±¹¾î(Áß±¹¾î ¶Ç´Â ÀϺ»¾î) °¡´ÉÇϽŠºÐ ¿ì´ë

8) ±Ù¹«Áö´Â ¼­¿ï °­³²±¸ (ÁöÇÏö¿ª ±Ùó) ¶Ç´Â ´ëÀü À¯¼º±¸ ¿¬±¸´ÜÁö Áß 

 Áö¿øÇÏ½Ç ¶§  ¼±Åà °¡´É


* ºÎ¿©¾÷¹«

1) DP/PCIe/USB/Ethernet/LPDDR µî °í¼Ó Interface IP ¼³°è

2) SerDes ±¸¼º ȸ·Î ¼³°è 

3) [Architecture : Channel ¹× System modeling, IP Hardening] 

4) [Transmitter : °í¼Ó Source Series Termination Driver ¼³°è] 

5) [Analog Front End : °í¼Ó EQ(Adaptive EQ,DFE) / PHY Controller ¼³°è] 

6) [PI-based CDR : LC VCO ±â¹Ý Digital PLL ¼³°è]


* ä¿ëÁ÷±Þ

1) ´ë¸®~°ú(Â÷)Àå±Þ


* ±Ù¹«Áö (±Ù¹«Áö´Â Áö¿øÇÏ½Ç ¶§ ¼±Åà °¡´É)

1) ¼­¿ï °­³²±¸ (ÁöÇÏö¿ª ±Ùó)

2) ´ëÀü À¯¼º±¸ ¿¬±¸´ÜÁö


* Á¦Ãâ¼­·ù

1) À̷¼­(°æ·Â±â¼ú»çÇ×, ÀÚ±â¼Ò°³¼­ Æ÷ÇÔ) ÀÚÀ¯¾ç½ÄÀ¸·Î ÀÛ¼ºÇÏ¿© À̸ÞÀÏ ¼ÛºÎ

     (À̷¼­¿¡ ¿¬¶ôó, ÇöÀ翬ºÀ, Èñ¸Á¿¬ºÀ ±âÀç)

2) À̸ÞÀÏ Àü¼Û½Ã " Analog Design Serdes Architect -¼º¸íooo" À¸·Î ±âÀç ¿ä¸Á


* ÀüÇü¹æ¹ý

  - ¼­·ùÀüÇü ¢º ¸éÁ¢ÀüÇü ¢º ¿¬ºÀÇù»ó


* Á¦Ãâ¹æ¹ý ¹× Á¦Ãâ±â°£

1) Á¦Ãâ¹æ¹ý : Áö¿ø¼­·ù¸¦ À̸ÞÀÏ Á¢¼ö

2) Á¦Ãâ±â°£ : 2026.03.16(¿ù) ~ ä¿ë ½Ã±îÁö


* ó¿ì

1) ¿¬ºÀ : ¸éÁ¢ÇÕ°Ý ½Ã °æ·Â»çÇ× °¨¾ÈÇÏ¿© ÃÖÀûÀÇ ¿¬ºÀ °áÁ¤

2) º¹¸®ÈÄ»ý : Á¦¹Ý ÁÁÀº º¹¸®ÈÄ»ý Àû¿ë


2) ±Ã±ÝÇÑ »çÇ× ÀÖÀ¸½Ã¸é ÀüÈ­ ¶Ç´Â À̸ÞÀÏ ¿¬¶ô ¹Ù¶ø´Ï´Ù.


* ¹®ÀÇ»çÇ×

1) ÄÉÀξØÅ¬·çÄÁ¼³ÆÃ ±èÇö¿ì ÀÌ»ç

  (ÀüÈ­ : ***-****-****À̸ÞÀÏ : ******@*******.***)
2) ±Ã±ÝÇÑ »çÇ× ÀÖÀ¸½Ã¸é ÀüÈ­ ¶Ç´Â À̸ÞÀÏ ¿¬¶ô ¹Ù¶ø´Ï´Ù.