¤± (¹ÝµµÃ¼Auto P&R DFT¾ç»ê °æ·Â»ç¿ø ¸ðÁý ¤±

    (Design Platform – Auto P&R (PI/DFT/PD)


ÀÚ°Ý¿ä°Ç
1) ´ëÁ¹ ÀÌ»óÀ¸·Î Àü±â/ÀüÀÚ°øÇÐ µî À¯»çÇаú Àü°øÇϰíAuto P&R DFT¾ç»ê ¾÷¹«·Î Çлç´Â 4³â ÀÌ»ó °æ·Â ÀÖÀ¸½Å ºÐ

2) ¾Æ·¡ ºÎ¿©¾÷¹« ¼öÇà °¡´ÉÇϽŠºÐ

3) DFT ¾ç»ê °æÇè ÀÖÀ¸½Å ºÐ

4) FinFET°øÁ¤ °æÇè ÀÖÀ¸½Å ºÐ

5) IR-drop °æÇè ÀÖÀ¸½Å ºÐ

6) ¿µ¾î°¡´É ÇϽŠºÐ ¿ì´ë (¿µ¾î TOEIC Speaking IL ¶Ç´Â OPIc IL µî±Þ ÀÌ»ó)

 

ºÎ¿©¾÷¹«
1) T-Con, Mobile DDI, SD-IC, MCU PI/DFT/PD

2) °¢ Á¦Ç° Ư¼ºÀ» °í·ÁÇÑ PPA ÃÖÀûÈ­ Àü·« ¼ö¸³À» ÅëÇØ Á¦Ç° °æÀï·Â È®º¸

3) Physical-aware Synthesis ±â¹Ý QoR°³¼± (SNPS/CDNS)

4) ieee1687, ieee1500 ±â¹Ý DFT ±¸Á¶ ¼³°è ¹× MBIST/SCAN Architecture Á¤ÀÇ

5) DFT Vector generation, Test time È¿À² °³¼± ¹× yield °³¼± Ȱµ¿

6) Innovus/ICC2/Fusion Compiler ±â¹Ý P&R ¼öÇà

7) Multi Power, Low power Àû¿ëÇÑ PI/PD-STA ±â¹Ý Timing Closure Àü·« ¼ö¸³ ¹× Physical

8) aware ECO ÁÖµµ °¢Á¾ Process °í·ÁÇÑ Timing sign-off

9) Physical verification (DRC/LVS/ANT µîÀ̽´ ºÐ¼® ¹× Tape-out Ç°Áú È®º¸

10) EM / IR Drop À̽´¿¡ ´ëÇÑ Root Cause ºÐ¼® ¹× Sign-off ÁÖµµ

11) Foundry / EDA Vendor Çù¾÷À» ÅëÇÑ ¼³°è À̽´ ÇØ°á ¹× Flow °³¼±

 

 

ä¿ëÁ÷±Þ
´ë¸®(°úÀå)±Þ~Â÷(ºÎ)Àå±Þ (¼­³Ê¸í ¼±¹ß)


±Ù¹«Áö : 

1) ¼­¿ï °­³²±¸ ¿¬±¸¼Ò (ÁöÇÏö¿ª ±Ùó

 

Á¦Ãâ¼­·ù
1) À̷¼­(°æ·Â±â¼ú»çÇ×ÀÚ±â¼Ò°³¼­ Æ÷ÇÔÀÚÀ¯¾ç½ÄÀ¸·Î ÀÛ¼ºÇÏ¿© À̸ÞÀÏ ¼ÛºÎ
     (À̷¼­¿¡ ¿¬¶ôóÇöÀ翬ºÀÈñ¸Á¿¬ºÀ ±âÀç)
2) À̸ÞÀÏ Àü¼Û½Ã " Auto P&R -¼º¸íooo" À¸·Î ±âÀç ¿ä¸Á

ÀüÇü¹æ¹ý
  - ¼­·ùÀüÇü ¢º ¸éÁ¢ÀüÇü ¢º ¿¬ºÀÇù»ó

Á¦Ãâ¹æ¹ý ¹× Á¦Ãâ±â°£
1) Á¦Ãâ¹æ¹ý : Áö¿ø¼­·ù¸¦ À̸ÞÀÏ Á¢¼ö
2) Á¦Ãâ±â°£ : 2026.05.08(±Ý) ~ Ã¤¿ë ½Ã±îÁö

ó¿ì
1) ¿¬ºÀ : ¸éÁ¢ÇÕ°Ý ½Ã °æ·Â»çÇ× °¨¾ÈÇÏ¿© ÃÖÀûÀÇ ¿¬ºÀ °áÁ¤
2) º¹¸®ÈÄ»ý : Á¦¹Ý ÁÁÀº º¹¸®ÈÄ»ý Àû¿ë

*. ¹®ÀÇ»çÇ×
1) ´ã´çÀÚ : ¢ßÄÉÀξØÅ¬·çÄÁ¼³ÆÃ ÄÁ¼³ÅÏÆ® ±èÇö¿ì ÀÌ»ç
  (ÀüÈ­ : ***-****-****À̸ÞÀÏ : ******@*******.***)
2) ±Ã±ÝÇÑ »çÇ× ÀÖÀ¸½Ã¸é ÀüÈ­ ¶Ç´Â À̸ÞÀÏ ¿¬¶ô ¹Ù¶ø´Ï´Ù.