¤± (¹ÝµµÃ¼)Timing Controller-Verification °æ·Â»ç¿ø ¸ðÁý ¤±

* ÀÚ°Ý¿ä°Ç
1) ´ëÁ¹ ÀÌ»óÀ¸·Î Àü±â/ÀüÀÚ/ÄÄÇ»ÅͰøÇÐ µî À¯»çÇаú Àü°øÇϰí, Verification ¾÷¹«·Î Çлç´Â 4³â ÀÌ»ó °æ·Â ÀÖÀ¸½Å ºÐ

2) ¾Æ·¡ ºÎ¿©¾÷¹« ¼öÇà °æÇè ÀÖÀ¸½Å ºÐ

3) UVM, ZEBU, FPGA °ü·Ã °æÇè ¹× Áö½Ä º¸À¯ÇϽŠºÐ ¿ì´ë
4)
ºñµð¿À ½Ã½ºÅÛ °³¹ß °ËÁõ °æÇè º¸À¯ÇϽŠºÐ ¿ì´ë

5) ¿µ¾î°¡´É ÇϽŠºÐ ¿ì´ë (¿µ¾î TOEIC Speaking IL ¶Ç´Â OPIc IL µî±Þ ÀÌ»ó)

 

* ºÎ¿©¾÷¹«
1) Top integration / Top regression test ȯ°æ ±¸Ãà
2) IP
º° regression Å×½ºÆ® ȯ°æ ±¸Ãà
3) FPGA / ZEBU
°ËÁõ ¹× ÇÊ¿ä °ËÁõ IP °³¹ß

 

* ä¿ëÁ÷±Þ
- ´ë¸®(°úÀå)±Þ~Â÷(ºÎ)Àå±Þ (¼­³Ê¸í ¼±¹ß)


* ±Ù¹«Áö

1) ¼­¿ï °­³²±¸ ¿¬±¸¼Ò (ÁöÇÏö¿ª ±Ùó

 

* Á¦Ãâ¼­·ù
1) À̷¼­(°æ·Â±â¼ú»çÇ×, ÀÚ±â¼Ò°³¼­ Æ÷ÇÔ) ÀÚÀ¯¾ç½ÄÀ¸·Î ÀÛ¼ºÇÏ¿© À̸ÞÀÏ ¼ÛºÎ
     (À̷¼­¿¡ ¿¬¶ôó, ÇöÀ翬ºÀ, Èñ¸Á¿¬ºÀ ±âÀç)
2) À̸ÞÀÏ Àü¼Û½Ã " Verification -¼º¸íooo" À¸·Î ±âÀç ¿ä¸Á

* ÀüÇü¹æ¹ý
  - ¼­·ùÀüÇü ¢º ¸éÁ¢ÀüÇü ¢º ¿¬ºÀÇù»ó

* Á¦Ãâ¹æ¹ý ¹× Á¦Ãâ±â°£
1) Á¦Ãâ¹æ¹ý : Áö¿ø¼­·ù¸¦ À̸ÞÀÏ Á¢¼ö
2) Á¦Ãâ±â°£ : 2026.05.08(±Ý) ~ ä¿ë ½Ã±îÁö

* ó¿ì
1) ¿¬ºÀ : ¸éÁ¢ÇÕ°Ý ½Ã °æ·Â»çÇ× °¨¾ÈÇÏ¿© ÃÖÀûÀÇ ¿¬ºÀ °áÁ¤
2) º¹¸®ÈÄ»ý : Á¦¹Ý ÁÁÀº º¹¸®ÈÄ»ý Àû¿ë

*. ¹®ÀÇ»çÇ×
1) ´ã´çÀÚ : ¢ßÄÉÀξØÅ¬·çÄÁ¼³ÆÃ ÄÁ¼³ÅÏÆ® ±èÇö¿ì ÀÌ»ç
  (ÀüÈ­ : ***-****-****, À̸ÞÀÏ : ******@*******.***)
2) ±Ã±ÝÇÑ »çÇ× ÀÖÀ¸½Ã¸é ÀüÈ­ ¶Ç´Â À̸ÞÀÏ ¿¬¶ô ¹Ù¶ø´Ï´Ù.