¤± (¹ÝµµÃ¼)Timing Controller-Digital Design 3°³Æ÷Áö¼Ç °æ·Â»ç¿ø ¸ðÁý ¤±

(1) Digital Design (DDR PHY/Controller)

(2) Digital Design (CPU/MCU)

(3) Digital Design (AXI Bus)

 

(1) Digital Design (DDR PHY/Controller)

* ÀÚ°Ý¿ä°Ç
1) ´ëÁ¹ ÀÌ»óÀ¸·Î Àü±â/ÀüÀÚ/ÄÄÇ»ÅͰøÇÐ µî À¯»çÇаú Àü°øÇϰí, Digital Design(DDR PHY/Controller) ¾÷¹«·Î Çлç´Â 4³â ÀÌ»ó °æ·Â ÀÖÀ¸½Å ºÐ

2) ¾Æ·¡ ºÎ¿©¾÷¹« ¼öÇà °æÇè ÀÖÀ¸½Å ºÐ

3) DDR PHY, Controller ¼³°è ¹× ¾ç»ê °ü·Ã °æÇè ¹× Áö½Ä º¸À¯ÇϽŠºÐ ¿ì´ë

4) ¿µ¾î°¡´É ÇϽŠºÐ ¿ì´ë (¿µ¾î TOEIC Speaking IL ¶Ç´Â OPIc IL µî±Þ ÀÌ»ó)

 

* ºÎ¿©¾÷¹«
[LPDDR 4/5 PHY / Controller °³¹ß]
1) PHY: Digital PHY RTL
¼³°è, Timing Constraint ÀÛ¼º, Physical Implementation Guide ¹× Áö¿ø
2) Controller: LPDDR4 memory controller
±â¹ÝÀ¸·Î LPDDR5 memory controller °³¹ß
3) Timing Constraint
ÀÛ¼º, Physical Implementation Guide ¹× Áö¿ø

 

(2) Digital Design (CPU/MCU)

* ÀÚ°Ý¿ä°Ç
1) ´ëÁ¹ ÀÌ»óÀ¸·Î Àü±â/ÀüÀÚ°øÇÐ µî À¯»çÇаú Àü°øÇϰí, Digital Design(CPU/MCU) ¾÷¹«·Î Çлç´Â 4³â ÀÌ»ó °æ·Â ÀÖÀ¸½Å ºÐ

2) ¾Æ·¡ ºÎ¿©¾÷¹« ¼öÇà °æÇè ÀÖÀ¸½Å ºÐ

3) SoC ¾ç»ê °³¹ß °æ·Â ÀÖÀ¸½Å ºÐ ¿ì´ë
4) ARM CPU/MCU
±×¸®°í RISC-V °³¹ß °æÇè ÀÖÀ¸½Å ºÐ ¿ì´ë

5) ¿µ¾î°¡´É ÇϽŠºÐ ¿ì´ë (¿µ¾î TOEIC Speaking IL ¶Ç´Â OPIc IL µî±Þ ÀÌ»ó)

 

* ºÎ¿©¾÷¹«
1) T-Con °³¹ß °úÁ¦¿¡ µû¸¥ MCU Platform °³¹ß ¹× °ü·Ã Peri ¼³°è
2) SoC
°³¹ß ½Ã Target PPA ¸¸Á·À» À§ÇÑ Core¿Í Configuration ¼±Á¤
3) RTL, SDC
¹× Power Intent ÀÛ¼º°ú °ËÁõ
4)
°¢Á¾ Benchmark¸¦ ÅëÇÑ ¼º´É Æò°¡
5) Physical Implementation
´Ü°èº° °ËÁõ°ú multi-core power °ü¸®

 

(3) Digital Design (AXI Bus)

* ÀÚ°Ý¿ä°Ç
1) ´ëÁ¹ ÀÌ»óÀ¸·Î Àü±â/ÀüÀÚ°øÇÐ µî À¯»çÇаú Àü°øÇϰí, Digital Design(AXI Bus) ¾÷¹«·Î Çлç´Â 4³â ÀÌ»ó °æ·Â ÀÖÀ¸½Å ºÐ

2) ¾Æ·¡ ºÎ¿©¾÷¹« ¼öÇà °æÇè ÀÖÀ¸½Å ºÐ

3) ARM CPU/MCU ±×¸®°í RISC-V °³¹ß °æÇè ÀÖÀ¸½Å ºÐ ¿ì´ë

4) ¿µ¾î°¡´É ÇϽŠºÐ ¿ì´ë (¿µ¾î TOEIC Speaking IL ¶Ç´Â OPIc IL µî±Þ ÀÌ»ó)

 

* ºÎ¿©¾÷¹«
1) APB, AHB, AXI Master / Slave / Async bridge IP ¼³°è
2) Bus rate control IP, Arbiter
¼³°è
3) DDR
°ú ¿¬°èÇÏ¿© Bus Æ©´×, ÃÖ´ë BWÈ®´ë
4)
½Å±Ô LPDDR4/5¿¬°èÇÏ¿© Bus backbone ¼³°è

 

* °øÅë ä¿ëÁ÷±Þ
- ´ë¸®(°úÀå)±Þ~Â÷(ºÎ)Àå±Þ (¼­³Ê¸í ¼±¹ß)


* °øÅë ±Ù¹«Áö

1) ¼­¿ï °­³²±¸ ¿¬±¸¼Ò (ÁöÇÏö¿ª ±Ùó

 

* Á¦Ãâ¼­·ù
1) À̷¼­(°æ·Â±â¼ú»çÇ×, ÀÚ±â¼Ò°³¼­ Æ÷ÇÔ) ÀÚÀ¯¾ç½ÄÀ¸·Î ÀÛ¼ºÇÏ¿© À̸ÞÀÏ ¼ÛºÎ
     (À̷¼­¿¡ ¿¬¶ôó, ÇöÀ翬ºÀ, Èñ¸Á¿¬ºÀ ±âÀç)
2) À̸ÞÀÏ Àü¼Û½Ã " Digital Design ÇØ´çºÐ¾ß -¼º¸íooo" À¸·Î ±âÀç ¿ä¸Á

* ÀüÇü¹æ¹ý
  - ¼­·ùÀüÇü ¢º ¸éÁ¢ÀüÇü ¢º ¿¬ºÀÇù»ó

* Á¦Ãâ¹æ¹ý ¹× Á¦Ãâ±â°£
1) Á¦Ãâ¹æ¹ý : Áö¿ø¼­·ù¸¦ À̸ÞÀÏ Á¢¼ö
2) Á¦Ãâ±â°£ : 2026.05.08(±Ý) ~ ä¿ë ½Ã±îÁö

* ó¿ì
1) ¿¬ºÀ : ¸éÁ¢ÇÕ°Ý ½Ã °æ·Â»çÇ× °¨¾ÈÇÏ¿© ÃÖÀûÀÇ ¿¬ºÀ °áÁ¤
2) º¹¸®ÈÄ»ý : Á¦¹Ý ÁÁÀº º¹¸®ÈÄ»ý Àû¿ë

*. ¹®ÀÇ»çÇ×
1) ´ã´çÀÚ : ¢ßÄÉÀξØÅ¬·çÄÁ¼³ÆÃ ÄÁ¼³ÅÏÆ® ±èÇö¿ì ÀÌ»ç
  (ÀüÈ­ : ***-****-****, À̸ÞÀÏ : ******@*******.***)
2) ±Ã±ÝÇÑ »çÇ× ÀÖÀ¸½Ã¸é ÀüÈ­ ¶Ç´Â À̸ÞÀÏ ¿¬¶ô ¹Ù¶ø´Ï´Ù.