|
[´ã´ç¾÷¹«] ¡¤[´ã´ç¾÷¹«] - FPGA ¼³°è, ±¸Çö ¹× °ËÁõ(Verilog/VHDL) - ÀÓº£µðµå ȸ·Î ¼³°è ¹× ½Ã½ºÅÛ ÅëÇÕ - Çϵå¿þ¾î µð¹ö±ë ¹× Æß¿þ¾î ¿¬µ¿ Å×½ºÆ®
[ÀÚ°Ý¿ä°Ç] - ´ëÇб³Á¹¾÷(4³â)ÀÌ»ó - °æ·Â : 3³â ÀÌ»ó - Àü°ø : ÀüÀÚ°øÇÐ / ÄÄÇ»ÅͰøÇÐ / Á¦¾î °øÇÐ
¿ì´ë»çÇ× - Çз : ¼®»ç ÀÌ»ó ¿ì´ë - ¿µ¾î ´ÉÅëÀÚ ¿ì´ë
[ÀüÇüÀýÂ÷] ¼·ùÀüÇü - ÄÁ¼³ÅÏÆ® ÀÎÅͺä - ±â¾÷ ¸éÁ¢(1Â÷ PT¹ßÇ¥ ¸éÁ¢ - 2Â÷ ÀÓ¿ø¸éÁ¢)
[Á¦Ãâ¼·ù] ±¹¹®À̷¼(°æ·Â±â¼ú¼ Æ÷ÇÔ)
[Á÷¹«ºÐ¾ß] HW°³¹ß
[°æ·Â³â¼ö] 3³â ~ 10³â
[±âº»¿¬ºÀ] ÇùÀÇ
[Âü°í»çÇ×] ±Ù¹«Áö ´ëÀü À¯¼º±¸ ¼Ò¼Ó: º¹ÇÕÇ×¹ý±×·ì ½ÅÀÔ¿¬ºÀ : 4õ¸¸¿ø, ¼º°ú±Þ º°µµ
¸ÅÃâ¾×: 452¾ï¿ø / »ç¿ø¼ö 165¸í °í¿ëÇüÅ : Á¤±ÔÁ÷(¼ö½À 3°³¿ù) ±Ù¹«¿äÀÏ/½Ã°£ : ÁÖ 5ÀÏ(¿ù~±Ý) 09:00~18:00
[Áö¿ø¹æ¹ý] ht@cnscout.co.kr******@*******.*** ·Î À̷¼¸¦ º¸³» ÁÖ½Ã¸é °ËÅä ÈÄ ÇìµåÇåÆÃÀ» ÁøÇàÇÏ¿© µå¸®°Ú½À´Ï´Ù. ÀûÇÕÇÑ Áö¿øÀÚ¿¡ ÇÑÇÏ¿© °³º° ¿¬¶ôµå¸³´Ï´Ù.
¡¤
|
[ÀÚ°Ý¿ä°Ç] °æ·Â: °æ·Â 3~10³â ÇзÂ: ´ëÁ¹ ÀÌ»ó Á÷¹«±â¼ú: Çϵå¿þ¾î°³¹ß
|