±â¾÷¼Ò°³ : ½Ã½ºÅ۹ݵµÃ¼ ÆÄ¿îµå¸® ±â¾÷
¢ºÃ¤¿ëÆ÷Áö¼Ç1 : Analog & Power IC °øÁ¤ ¹× ¼ÒÀÚ °³¹ß
´ã´ç¾÷¹«
¤ý Si±â¹Ý Logic/Analog & Power IC °øÁ¤ ¹×
¼ÒÀÚ¸¦ °³¹ßÇÕ´Ï´Ù.
¤ý Design RuleÀ» °áÁ¤Çϱâ À§ÇÑ TEG Á¦ÀÛ, Lot Flow ¹× Àü±âÀû Ư¼º Æò°¡ ¾÷¹«¸¦ ÇÕ´Ï´Ù.
¤ý ÁÖ¿ä ¼ÒÀÚÀÇ ¼º´É
°³¼± ¹× ½Å±Ô ¼ÒÀÚ¸¦ °³¹ßÇÏ´Â ¾÷¹«¸¦ ÇÕ´Ï´Ù.
¤ý ÇÙ½É °øÁ¤ÀÇ setup ¹× module integration ¾÷¹«¸¦ ÇÕ´Ï´Ù.
ÀÚ°Ý¿ä°Ç
¤ý Si±â¹Ý ¹ÝµµÃ¼ °øÁ¤/¼ÒÀÚ °³¹ß(Logic,
Analog, Power, Memory) °æ·Â ¸¸ 5³â ÀÌ»ó (ÇØ´ç Àü°ø ¹Ú»ç ÇÐÀ§ÀÚ °æ·Â ¹«°ü)
¿ì´ë»çÇ×
¤ý SOI wafer ±â¹Ý Power IC °øÁ¤ ¹× ¼ÒÀÚ °³¹ß °æ·Â º¸À¯ÀÚ¡Ú¡Ú¡Ú
¤ý 5V~40V/60V~100V/120V~200V LDMOS °³¹ß °æ·Â º¸À¯ÀÚ¡Ú¡Ú¡Ú
¤ý 90nm~130nm tech node °øÁ¤/¼ÒÀÚ °³¹ß À¯°æÇèÀÚ¡Ú¡Ú¡Ú
¤ý TCAD±â¹Ý ¼ÒÀÚ °³¹ß ¹× Çö»ó ºÐ¼® °¡´ÉÀÚ ¡Ú¡Ú¡Ù
¤ý PDK °³¹ßÀ» À§ÇÑ ±â¼úÁö¿ø °æ·ÂÀÚ ¡Ú¡Ú¡Ù
¤ý Embedded NVM °³¹ß °æ·Â º¸À¯ÀÚ ¡Ú¡Ú¡Ù
¤ý Si ±â¹Ý Device Physics Àü¹®°¡ ¡Ú¡Ù¡Ù
*±Ù¹«Áö : ÃæºÏ À½¼º
¢ºÆ÷Áö¼Ç2 : GaN Epi
´ã´ç¾÷¹«
¤ý GaN¹°Áú ±â¹Ý power
device Çâ Epi °øÁ¤ °³¹ß ¹× Æò°¡
- ´ë¸éÀû(8") GaN on Si Epi °øÁ¤(±¸Á¶, Recipe) °³¹ß
- ´ë¸éÀû(8") GaN on Si Epi ºÐ¼® ¹× WBG Epi Ư¼º/½Å·Ú¼º Æò°¡
- MOCVD ¼³ºñ °ü¸®/¿î¿µ ¹×
¤¤ °³¹ß ¾÷¹« ¹× Project ¹× GaN Epi ¾ç»ê PI ¾÷¹« ´ëÀÀ
ÀÚ°Ý¿ä°Ç
¤ý GaN on Si Epi(¡Ã8") °³¹ß/Æò°¡ °æÇè
¤ý MOCVD °ü¸®/¿î¿µ °æÇè(¡Ã3³â)
¿ì´ë»çÇ×
¤ý GaN epi ±¸Á¶ ¹× device operation ÀÌÇØ ¡Ú¡Ú¡Ú
¤ý GaN process ¿Í device performance ¿¬°ü¼º
Æò°¡ °æÇè ¡Ú¡Ú¡Ù
¤ý Aixtron GaN MOCVD ¿î¿µ°æÇè ¡Ú¡Ú¡Ú
¤ý Power Á¦Ç°°³¹ß °æ·Â 3³â ÀÌ»ó(¼®»ç), 5³â ÀÌ»ó(Çлç) ¡Ú¡Ù¡Ù
¢º Æ÷Áö¼Ç3 : SiC ¼ÒÀÚ°³¹ß
∙ SiC MOSFET ¼ÒÀÚ°³¹ß
- ½Å±Ô
Fab °øÁ¤À» °³¹ß ¹× Process intergration ¾÷¹«¸¦ ¼öÇàÇÕ´Ï´Ù.
- Static & Dynamic Test ¹×
¼ÒÀÚÀÇ Àü±âÀû Ư¼ºÀ» ÃøÁ¤/ºÐ¼®ÇÕ´Ï´Ù.
- °³¹ß
Mask¸¦ Á¦ÀÛÇϰí, TEG layout ¾÷¹«¸¦ ¼öÇàÇÕ´Ï´Ù.
- ¾ç»ê°³¹ß(PI) À̽´¿¡
´ëÇØ ´ëÀÀ ¾÷¹«¸¦ ¼öÇàÇÕ´Ï´Ù.
ÀÚ°Ý¿ä°Ç
∙ ÀüÀÚ/ÈÇÐ/¹°¸®/Àç·áµî ¹ÝµµÃ¼ °ü·Ã Àü°ø Çлç ÀÌ»ó
∙ Power Device/Á¦Ç°°³¹ß °æ·Â 3³â ÀÌ»ó
¿ì´ë»çÇ×
∙ Fab Process Engineering °æÇèÀÚ
∙ Device Physics ±³À° À̼öÀÚ
*±Ù¹«Áö : ÃæºÏ À½¼º
¢º Æ÷Áö¼Ç4 : °íÀü·Â ¼ÒÀÚ TCAD
´ã´ç¾÷¹«
¤ý °íÀü·Â ¼ÒÀÚ BEOL¿¡ ´ëÇÑ TCAD ºÐ¼® ±â¼ú È®º¸ ¾÷¹«¸¦ ¼öÇàÇÕ´Ï´Ù.
¤ý ¹ÝµµÃ¼ BEOL ¿µ¿ª ±â°èÀû/Àü±âÀû ºÒ·®¿¡ ´ëÇÑ ¿øÀÎ ºÐ¼® ¹× °³¼± ¾÷¹«¸¦
¼öÇàÇÕ´Ï´Ù.
ÀÚ°Ý¿ä°Ç
¤ý ¼®»ç ÇÐÀ§ ÀÌ»ó
º¸À¯ÀÚ (¹ÝµµÃ¼ Àç·á)
¤ý ¹ÝµµÃ¼ BEOL °ü·Ã Simulation °æ·Â ¸¸ 2³â ÀÌ»ó
¿ì´ë»çÇ×
¤ý °íÀü·Â ¼ÒÀÚ BEOL °ü·Ã TCAD Simulation °æ·Â ȤÀº Àü°øÀÚ ¡Ú¡Ú¡Ú
¤ý
BEOL ±â°èÀû/Àü±âÀû failure ºÐ¼® °æ·Â
º¸À¯ÀÚ ¡Ú¡Ú¡Ù
¤ý ¹ÝµµÃ¼ °øÁ¤/Àç·á °ü·Ã ¹Ú»çÇÐÀ§ º¸À¯ÀÚ ¡Ú¡Ù¡Ù
±Ù¹«Áö : °æ±â ºÎõ
¢º Æ÷Áö¼Ç5 : DRC/LVS/LPE °³¹ß
¹× °í°´ ±â¼ú Áö¿ø
´ã´ç¾÷¹«
¤ý DRC(Design Rule Check), LVS(Layout Versus Schematic),
LPE(Layout Parasitic
Extraction) ÀÇ °³¹ß ¹× °ËÁõÀ» ¼öÇàÇÕ´Ï´Ù.
¤ý °í°´¿¡ DRC/LVS/LPE °ü·Ã µÈ ±â¼úÀû Áö¿øÀ» Á¦°øÇϴ¾÷¹«¸¦ ÇÕ´Ï´Ù.
¤ý Program Language¸¦ Ȱ¿ëÇÑ °ËÁõ Program ÀÚµ¿È Utility °³¹ßÇÕ´Ï´Ù.
ÀÚ°Ý¿ä°Ç
¤ý Calibre(Siemens»ç) DRC/LVS/LPE °³¹ß ¾÷¹« °æ·Â 3³â ÀÌ»ó(¼®»ç), 5³â
ÀÌ»ó(Çлç)
¿ì´ë»çÇ×
¤ý ÀüÀÚ °øÇÐ °è¿
Àü°ø (ÇÐ»ç ¶Ç´Â ¼®»ç ÀÌ»ó) ¡Ú¡Ú¡Ú
¤ý ¹ÝµµÃ¼ ¼ÒÀÚ ¹× °øÁ¤ °ü·Ã Áö½Ä º¸À¯ÀÚ ¡Ú¡Ú¡Ú
¤ý
Cadence/Synopsys/Empyrean »ç Ruledeck °³¹ß °æ·Â º¸À¯ÀÚ ¡Ú¡Ú¡Ú
¤ý
Programming Language (Python, C/C++, Tcl/Tk)¸¦ Ȱ¿ëÇÑ °³¹ß/°ËÁõÀ»
À§ÇÑ Utility °³¹ß °æ·Â º¸À¯ÀÚ ¡Ú¡Ú¡Ù
¤ý ¾Æ³¯·Î±×/µðÁöÅРȸ·Î ¼³°è °æÇèÀÚ ¡Ú¡Ù¡Ù
*±Ù¹«Áö : °æ±â ºÎõ
¢Â Á¦Ãâ¼·ù
- ±¹¹®À̷¼ ¹× °æ·Â±â¼ú¼¸¦ 1°³ÀÇ ÆÄÀÏ(MS-word,
ÀÚÀ¯¾ç½Ä/ȤÀº Á¦°ø¾ç½Ä)·Î ÀÛ¼ºÇÏ¿© ******@*******.*** (¿¡ÀÌÇǽáÄ¡)·Î
º¸³» Áֽñ⠹ٶø´Ï´Ù.
- ÇöÀç/Èñ¸Á¿¬ºÀ ±âÀç ºÎŹ µå¸³´Ï´Ù.
- °æ·Â±â¼ú¼ ÀÛ¼º½Ã º¸À¯±â¼ú ¹× °æÇèÁ÷¹«¿¡ ´ëÇØ¼ »ó¼¼ ±â¼ú ¿ä¸Á
¢Â Á¦Ãâ±âÇÑ ¹× ±Ù¹«°¡´ÉÀÏ : ASAP(ä¿ë½Ã ¸¶°¨)
¢Â Á¢¼ö¹æ¹ý
- e-mail Á¢¼ö : ******@*******.*** / ±è¼®°Ç ÀÌ»ç
- ÇØ´ç ä¿ë °Ç¿¡ ´ëÇØ ±Ã±ÝÇϽÅÁ¡À̳ª ¹®ÀÇÁ¡ ÀÖÀ¸½Ã¸é ¾ðÁ¦µçÁö Æí¾ÈÇÏ°Ô ¿¬¶ô¹Ù¶ø´Ï´Ù.
¹®ÀÇ : ***-****-**** / ***-****-**** / E-mail
: ******@*******.***