(ÁÖ)Ä«½º¸ð¾ÆÀÌÆ¼

Æß¿þ¾î ¿£Áö´Ï¾î ¹× ¼ÒÇÁÆ®¿þ¾î ¿£Áö´Ï¾î ¸ðÁý

Á÷¹«³»¿ë

< Æß¿þ¾î ¿£Áö´Ï¾î >

´ã´ç¾÷¹« : Æß¿þ¾î ¼³°è ¹× °³¹ß

ÀÚ°Ý¿ä°Ç : Çз ¹× °æ·Â ¹«°ü

¸ðÁýÀοø : 1¸í

¿ì´ë»çÇ×

- MCU ÁÖº¯È¸·Î ¼³°è ¹× Analog ȸ·Î ¼³°è °¡´ÉÀÚ (1¸í)

- CPLD, FPGA °¡´ÉÀÚ

- C¾ð¾î ÀÌÇØ ¹× ÇÁ·Î±×·¡¹Ö °¡´ÉÀÚ

- ±ÝÀ¶±Ç°ü·Ã Á¦Ç° °³¹ß À¯°æÇèÀÚ

- Xilinx ±â¹Ý ÇÁ·ÎÁ§Æ® °æÇè ¹× °³¹ß À¯°æÇèÀÚ

< ¼ÒÇÁÆ®¿þ¾î ¿£Áö´Ï¾î >

´ã´ç¾÷¹« : ¼ÒÇÁÆ®¿þ¾î (¿µ»óó¸® ¹× ½Åȣó¸®) ¼³°è ¹× °³¹ß

ÀÚ°Ý¿ä°Ç : Çз ¹× °æ·Â ¹«°ü

¸ðÁýÀοø : 1¸í

¿ì´ë»çÇ×

- C¾ð¾î ÀÌÇØ ¹× ÇÁ·Î±×·¡¹Ö °¡´ÉÀÚ

- ÆÐÅÏÀνÄ, ¿µ»óó¸® À̷п¡ ´ëÇÑ ¹è°æÁö½Ä ¹× SW°³¹ß À¯°æÇèÀÚ

±Ù¹«½Ã°£ ¹× ÇüÅÂ

ÁÖ 5ÀÏ ±Ù¹«

(±Ù¹«½Ã°£) (¿ÀÀü) 8½Ã 30ºÐ ~ (¿ÀÈÄ) 5½Ã 30ºÐ

ÁÖ¼ÒÁ¤±Ù·Î½Ã°£ : 40½Ã°£

±Þ¿©Á¶°Ç

- ¿¬ºÀ 3500¸¸¿ø ~ 4000¸¸¿ø

- ¸éÁ¢ ÈÄ °áÁ¤ °¡´É

Àå¾ÖÀÎä¿ëÈñ¸Á¿©ºÎ

ºñÈñ¸Á

º´¿ªÆ¯·Ê

- ºñÈñ¸Á