*ä¿ë±â¾÷ : ´ë±â¾÷ / ÄÚ½ºÇÇ»óÀå±â¾÷
*ä¿ëÆ÷Áö¼Ç : HVDC Á¦¾î½Ã½ºÅÛ °³¹ß
*ä¿ëÁ÷±Þ : »ç±Ô¿¡ µû¸§
*¿¬ºÀ : ¸éÁ¢ ÈÄ ÇùÀÇ Á¶Á¤
*±Ù¹«Áö : °æ±âµµ °úõ½Ã
[´ã´ç¾÷¹«]
HVDC Á¦¾î½Ã½ºÅÛ °³¹ß
[Áö¿øÀÚ°Ý]
- ´ëÁ¹ÀÌ»ó
- HVDC Á¦¾î½Ã½ºÅÛ °³¹ß °æ·ÂÀÚ
- ÇØ´ç °æ·Â 2³âÀÌ»ó
$¿ì´ë»çÇ×$
- FPGA±â¹Ý ÇÁ·ÎÁ§Æ® °³¹ß °æÇèÀÚ
- Verilog/VHDL ±â¹Ý FPGA HDL°³¹ß °æÇèÀÚ
- Xilinx Vivado FPGA Tool »ç¿ë °æÇèÀÚ
- AXI / FIFO / DMA µî µ¥ÀÌÅÍ Ã³¸® °æÇèÀÚ
- °í¼Ó ÀÎÅÍÆäÀ̽º ¶Ç´Â Åë½Å °æÇèÀÚ
- Questa, ModelSim µî RTL ½Ã¹Ä·¹ÀÌ¼Ç Åø Ȱ¿ë/µð¹ö±ë °æÇèÀÚ
[ÀüÇü¹æ¹ý]
- ¼·ùÀüÇü : (ÇÕ°ÝÀÚ¿¡ ÇÑÇÏ¿© °³º° Å뺸)
- ¸éÁ¢ÀüÇü
[Á¦Ãâ¼·ù ¹× ¹æ¹ý]
- MS WORD·Î ÀÛ¼ºµÈ °æ·ÂÁß½ÉÀÇ ±¹¹®À̷¼
- ******@*******.***·Î Á¦Ãâ¹Ù¶ø´Ï´Ù./žĿ¸®¾îÀλçÀÌÆ® ±èŰæ / ***-****-****
- À̷¼´Â Áö¿øºÐ¾ß_À̸§À¸·Î ÀÛ¼º (¿¹:HVDC½Ã½ºÅÛ°³¹ß_È«±æµ¿)