SoC Power Analysis/
                      (6~ 15³â)

               - ¹ÝµµÃ¼(ÄÚ½º´Ú)

¸ðÁýºÎ¹® ¹× ÀÚ°Ý¿ä°Ç

¸ðÁýºÎ¹® ´ã´ç¾÷¹« ÀÚ°Ý¿ä°Ç Àοø

SoC 

Power Analysis/

(6~ 15³â)



[´ã´ç¾÷¹«]

¤ýSoC °³¹ß ´Ü°èº° Power Analysis ¹× Power Estimation

¤ý°øÁ¤,¿Âµµ,Àü¾Ð,Á֯ļö Á¶°Çº° Àü·Â Ư¼º ºÐ¼®




[ÀÚ°Ý¿ä°Ç] 

¤ýÇзÂ: ±¹³»¿Ü 4³â Çлç ÀÌ»ó

¤ýÀü°ø: Àü±â/ÀüÀÚ°øÇÐ µî À¯°ø Àü°øÀÚ (¼±È£)

¤ýSoC, ¶Ç´Â ASIC °³¹ß Power Analysis ½Ç¹« °æÇèÀÚ

¤ýRTL, ¶Ç´Â Netlist ´Ü°è¿¡¼­ Àü·Â ºÐ¼®/ PPA 

   °ü·Ã °æÇèÀÚ

¤ý°øÁ¤, ¿Âµµ, Àü¾Ð, Á֯ļö Á¶°Ç º¯È­¿¡ µû¸¥ 

   Àü·Â Ư¼º Áö½Ä º¸À¯ÀÚ

¤ý Silicon ÃøÁ¤ °á°ú¿Í Àü·Â ºÐ¼® °á°ú °£ »ó°ü°ü°è

   ºÐ¼® °æÇèÀÚ

¤ý Dynamic/ Leakage Àü·Â ºÐ¸® ºÐ¼® °æÇèÀÚ

¤ý Verilog / SystemVerilog µî HDL Áö½Ä º¸À¯ÀÚ



[¿ì´ë»çÇ×]

¤ýPower Optimization ±â¹ý Àü¹®Áö½Ä, ¶Ç´Â   Çù¾÷ °æÇèÀÚ¤ýPython, Tcl µî Script ±â¹Ý ºÐ¼®/ÀÚµ¿È­ °æÇèÀÚ¤ýSoC Architecture, Emulator/Simulation ȯ°æ °æÇèÀÚ



[±âŸ»çÇ×]

¤ýä¿ë±¸ºÐ: Á¤±ÔÁ÷
¤ý±Ù¹«Áö: ºÐ´ç

¤ý¿¬ºÀ: ÈíÁ·ÇÏ°Ô ÇùÀÇ/ ¿ª·® ¿ì¼öÇϽŠºÐ¸¸
¤ý¹®ÀÇ:  ***-****-**********@*******.***


0 ¸í

±Ù¹«Á¶°Ç

  • °í¿ëÇüÅÂ: Á¤±ÔÁ÷
  • ±Þ¿©Á¶°Ç: ¿¬ºÀ ÇùÀÇ ÈÄ °áÁ¤

ÀüÇü´Ü°è ¹× Á¦Ãâ¼­·ù

  • ÀüÇü´Ü°è: ¼­·ùÀüÇü > ¸éÁ¢ÁøÇà > ÃÖÁ¾½É»ç > ÃÖÁ¾ÇÕ°Ý
  • Ãß°¡ Á¦Ãâ¼­·ù
    À̷¼­, ÀÚ±â¼Ò°³¼­

Á¢¼ö¹æ¹ý

  • Á¢¼ö¹æ¹ý: ÀÎÅ©·çÆ® ä¿ë½Ã½ºÅÛ
  • Á¢¼ö¾ç½Ä: ÀÎÅ©·çÆ® À̷¼­, ÀÚ»ç¾ç½Ä, ÀÚÀ¯¾ç½Ä

±âŸ À¯ÀÇ»çÇ×

  • ÀÔ»çÁö¿ø¼­ ¹× Á¦Ãâ¼­·ù¿¡ ÇãÀ§»ç½ÇÀÌ ÀÖÀ» °æ¿ì ä¿ëÀÌ Ãë¼ÒµÉ ¼ö ÀÖ½À´Ï´Ù.